国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

探究愛Verilog HDL的時間尺度`timescale

電子工程師 ? 來源:FPGA設計論壇 ? 作者:FPGA設計論壇 ? 2021-06-01 09:55 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

`timescale命令用來說明跟在該命令后的模塊的時間單位和時間精度。使用`timescale命令可以在同一個設計里包含采用了不同的時間單位的模塊。例如,一個設計中包含了兩個模塊,其中一個模塊的時間延遲單位為ns,另一個模塊的時間延遲單位為ps。EDA工具仍然可以對這個設計進行仿真測試。

`timescale 命令的格式如下:

`timescale《時間單位》/《時間精度》

在這條命令中,時間單位參量是用來定義模塊中仿真時間和延遲時間的基準單位的。時間精度參量是用來聲明該模塊的仿真時間的精確程度的,該參量被用來對延遲時間值進行取整操作(仿真前),因此該參量又可以被稱為取整精度。如果在同一個程序設計里,存在多個`timescale命令,則用最小的時間精度值來決定仿真的時間單位。另外時間精度至少要和時間單位一樣精確,時間精度值不能大于時間單位值。

在`timescale命令中,用于說明時間單位和時間精度參量值的數字必須是整數,其有效數字為1、10、100,單位為秒(s)、毫秒(ms)、微秒(us)、納秒(ns)、皮秒(ps)、毫皮秒(fs)。這幾種單位的意義說明見下表。

時間單位 定義

s 秒(1S)

千分之一秒(10-3S) ms

百萬分之一秒(10-6S) us

十億分之一秒(10-9S) ns

萬億分之一秒(10-12S) ps

千萬億分之一秒(10-15S) fs

下面舉例說明`timescale命令的用法。

[例1]:`timescale 1ns/1ps

在這個命令之后,模塊中所有的時間值都表示是1ns的整數倍。這是因為在`timescale命令中,定義了時間單位是1ns。模塊中的延遲時間可表達為帶三位小數的實型數,因為 `timescale命令定義時間精度為1ps.

[例2]:`timescale 10us/100ns

在這個例子中,`timescale命令定義后,模塊中時間值均為10us的整數倍。因為`timesacle 命令定義的時間單位是10us。延遲時間的最小分辨度為十分之一微秒(100ns),即延遲時間可表達為帶一位小數的實型數。

例3:`timescale 10ns/1ns

module test;

reg set;

parameter d=1.55;

initial

begin

#d set=0;

#d set=1;

end

endmodule

在這個例子中,`timescale命令定義了模塊test的時間單位為10ns、時間精度為1ns。因此在模塊test中,所有的時間值應為10ns的整數倍,且以1ns為時間精度。這樣經過取整操作,存在參數d中的延遲時間實際是16ns(即

1.6×10ns),這意味著在仿真時刻為16ns時寄存器set被賦值0,在仿真時刻為32ns時寄存器set被賦值1。仿真時刻值是按照以下的步驟來計算的。

1) 根據時間精度,參數d值被從1.55取整為1.6。

2) 因為時間單位是10ns,時間精度是1ns,所以延遲時間#d作為時間單位的整數倍為16ns。

3) EDA工具預定在仿真時刻為16ns的時候給寄存器set賦值0 (即語句 #d set=0;執行時刻),在仿真時刻為32ns的時候給寄存器set賦值1(即語句 #d set=1;執行時刻),

注意:如果在同一個設計里,多個模塊中用到的時間單位不同,需要用到以下的時間結構。

1) 用`timescale命令來聲明本模塊中所用到的時間單位和時間精度。

2) 用系統任務$printtimescale來輸出顯示一個模塊的時間單位和時間精度。

3) 用系統函數$time和$realtime及%t格式聲明來輸出顯示EDA工具記錄的時間信息。

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 寄存器
    +關注

    關注

    31

    文章

    5608

    瀏覽量

    129998
  • eda
    eda
    +關注

    關注

    72

    文章

    3113

    瀏覽量

    182928
  • 函數
    +關注

    關注

    3

    文章

    4417

    瀏覽量

    67516

原文標題:Verilog HDL 的時間尺度 `timescale

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設計論壇】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Verilog HDL語法學習筆記

    Verilog HDL 語 言 最 初 是 作為 Gateway Design Automation 公 司 ( Gateway DesignAutomation 公司后來被著名的 Cadence Design Systems 公司收購)模擬器產品開發的硬件建模語言。
    的頭像 發表于 03-04 15:04 ?3776次閱讀
    <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>語法學習筆記

    使用Vivado ILA進行復雜時序分析的完整流程

    HDL 代碼中標記待觀測信號,添加 (* mark_debug = "true" *) 屬性(Verilog)或 keep 屬性(VHDL)
    的頭像 發表于 02-04 11:28 ?278次閱讀

    FPGA 入門必看:Verilog 與 VHDL 編程基礎解析!

    很多開發者第一次接觸FPGA,都會有同樣的疑問:FPGA是硬件,不是軟件,怎么寫程序?答案就是用硬件描述語言(HDL),最常用的就是Verilog和VHDL。今天,我們就帶你入門,搞清楚FPGA編程
    的頭像 發表于 01-19 09:05 ?455次閱讀
    FPGA 入門必看:<b class='flag-5'>Verilog</b> 與 VHDL 編程基礎解析!

    中國研究發布新型混合微電網系統

    該系統核心是管理能源的方法。團隊采用調度框架,將多目標分布魯棒優化(DRO)與實時強化學習(RL)輔助機制結合。能源管理系統(EMS)是運行“大腦”,分布式響應系統(DRO)生成基準調度策略,強化學習(RL)模塊實時調整控制信號,讓系統適應環境。該研究強調,數學模型解決了多能源多時間尺度協調問題。
    的頭像 發表于 11-27 17:05 ?578次閱讀

    【產品介紹】Modelsim:HDL語言仿真軟件

    概述ModelSim是業界最優秀的HDL語言仿真軟件,它能提供友好的仿真環境,是業界唯一的單內核支持VHDL和Verilog混合仿真的仿真器。它采用直接優化的編譯技術、Tcl/Tk技術、和單一內核
    的頭像 發表于 11-13 11:41 ?503次閱讀
    【產品介紹】Modelsim:<b class='flag-5'>HDL</b>語言仿真軟件

    時間頻率標準源有什么功能

    時間頻率
    西安同步電子科技有限公司
    發布于 :2025年11月04日 17:58:08

    如何利用Verilog HDL在FPGA上實現SRAM的讀寫測試

    本篇將詳細介紹如何利用Verilog HDL在FPGA上實現SRAM的讀寫測試。SRAM是一種非易失性存儲器,具有高速讀取和寫入的特點。在FPGA中實現SRAM讀寫測試,包括設計SRAM接口模塊
    的頭像 發表于 10-22 17:21 ?4345次閱讀
    如何利用<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>在FPGA上實現SRAM的讀寫測試

    使用Simulink自動生成浮點運算HDL代碼(Part 1)

    引言 想要實現浮點運算功能,如果自己寫Verilog代碼,需要花費較多的時間和精力。好在Simulink HDL Coder工具箱提供了自動代碼生成技術。下圖展示了HDL Coder如
    發表于 10-22 06:48

    時間尺度耦合建模:多電航空發動機實時仿真中的微秒-毫秒級動態整合技術研究

    多電航空發動機的精確建模是實現高精度控制的基礎,其核心挑戰在于如何準確描述并整合機械、電氣、熱力學等多個物理域在不同時間尺度上的動態耦合過程。
    的頭像 發表于 09-30 14:21 ?834次閱讀
    多<b class='flag-5'>時間尺度</b>耦合建模:多電航空發動機實時仿真中的微秒-毫秒級動態整合技術研究

    暫態過電壓和瞬態過電壓的區別是什么?

    Transient Overvoltage, FTOV)常被混淆,但二者在 持續時間、能量大小、產生機制、危害對象 上存在本質區別,核心分界是 “時間尺度” 與 “能量特性”。以下從定義、關鍵參數、產生源、危害
    的頭像 發表于 09-25 16:32 ?2025次閱讀

    ??FourCastNet 3實現快速精準的大型集合天氣預報

    FourCastNet 3(FCN3)是 NVIDIA Earth-2 中最新的 AI 全球天氣預報系統。FCN3 首次完美地結合了概率預測能力、計算效率、頻譜保真度、集合校準和次季節時間尺度
    的頭像 發表于 08-30 15:49 ?2259次閱讀

    無刷直流電機電流測量的探究

    電流進行采樣,并利用二階巴特沃思低通濾波器進行濾波,得到較為平滑的電流,到達有效控制電機的目的。 純分享帖,點擊下方附件免費獲取完整資料~~~ *附件:無刷直流電機電流測量的探究.pdf 【免責聲明】本文系網絡轉載,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題,請第一
    發表于 06-26 13:45

    CET中電技術:儲能EMS智能控制系統解決方案

    如何做好遠程監控運維,保障儲能系統?效運?,如何充分發揮儲能的調節作?,在解決電?系統多時間尺度平衡 調節問題的同時,最?化新能源發電的經濟效益,成為投資者關注的重點
    的頭像 發表于 06-17 10:02 ?2595次閱讀
    CET中電技術:儲能EMS智能控制系統解決方案

    FPGA Verilog HDL語法之編譯預處理

    Verilog HDL語言和C語言一樣也提供了編譯預處理的功能。“編譯預處理”是Verilog HDL編譯系統的一個組成部分。Verilog
    的頭像 發表于 03-27 13:30 ?1438次閱讀
    FPGA <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>語法之編譯預處理

    一文詳解Verilog HDL

    Verilog HDL(Hardware Description Language)是一種硬件描述語言,用于從算法級、門級到開關級的多種抽象設計層次的數字系統建模。現實生活中多用于專用集成電路
    的頭像 發表于 03-17 15:17 ?4300次閱讀
    一文詳解<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>