国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

詳解Vivado與Modelsim關聯方法及器件庫編譯

FPGA之家 ? 來源:博客園 ? 作者:A風箏 ? 2021-04-15 10:10 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、在vivado中設置modelsim(即第三方仿真工具)的安裝路徑。在vivado菜單中選擇“Tools”——》“Options.。。”,選擇“General”選項卡,將滾動條拉倒最底部,在“QuestaSim/ModelSim install path”欄中輸入或選擇modelsim工具的安裝路徑,如圖1所示。

b26d950c-9d13-11eb-8b86-12bb97331649.jpg

圖1 設置modelsim的安裝路徑 二、器件庫編譯。首先,在modelsim安裝路徑中新建一個名為vivado2014_lib的文件夾(路徑和文件名可改),如圖2所示。

b284283a-9d13-11eb-8b86-12bb97331649.jpg

圖2 在modelsim安裝路徑下新建vivado2014_lib文件夾 接著選擇vivado菜單“Tools”——》“Compile Simulation Libraries.。。”命令,如圖3所示。

b30b1b1a-9d13-11eb-8b86-12bb97331649.png

圖3 選擇“Compile Simulation Libraries.。。”命令

在彈出的對話框中設置器件庫編譯參數,仿真工具“Simulator”選為ModelSim,語言“Language”、庫“Library”、器件家族“Family”都為默認設置All(當然也可以根據自己的需求進行設置),然后在“Compiled library location”欄設置編譯器件庫的路徑,這里選前面新建的vivado2014_lib文件夾,此外在“Simulator executable path”欄設置modelsim執行文件的路徑,其他參數默認,如圖4所示。

b335d986-9d13-11eb-8b86-12bb97331649.jpg

圖4 設置器件庫編譯參數

設置好參數后點擊“Compile”按鈕開始器件庫的編譯。圖5所示為正在編譯器件庫的過程中。器件庫編譯結束后給出編譯報告,從報告中看出0個警告和0個錯誤,如圖6所示。

b35e35ca-9d13-11eb-8b86-12bb97331649.jpg

圖5 正在編譯器件庫的過程中

b3a151fc-9d13-11eb-8b86-12bb97331649.jpg

圖6 器件庫

編譯結束后產生編譯報告 打開modelsim安裝路徑下的vivado2014_lib文件夾,便可以看到已經產生了器件庫,如圖7所示。

b3af1d1e-9d13-11eb-8b86-12bb97331649.jpg

圖7 已在vivado2014_lib文件夾中生成器件庫

三、在vivado中關聯了modelsim軟件和編譯器件庫之后,就可以在vivado中調用modelsim軟件對設計進行仿真了。

不過,在對每一個新建的工程設計進行仿真時需要進行一些設置。選擇vivado菜單“Flow”——》“Simulation Settings.。。”命令或點擊流程向導中選擇“Simulation Settings.。。”命令,分別如圖8和圖9所示。

b3c1b898-9d13-11eb-8b86-12bb97331649.jpg

圖8 從菜單選擇“Simulation Settings.。。”命令

b3e30e80-9d13-11eb-8b86-12bb97331649.png

圖9 從流程向導中選擇“Simulation Settings.。。”命令

在彈出的對話框中,設置仿真工具為modelsim、仿真語言為verilog或VHDL或混合,當設計中用到vivado中自帶的仿真工具時,還要指定器件庫的路徑,如圖10所示。關于仿真的其他參數在這里就不作介紹了。

b3f2ffd4-9d13-11eb-8b86-12bb97331649.jpg

圖10 設置仿真參數

設置好仿真參數后,如果設計文件和仿真文件也準備好,那么就可以開始對設計的功能進行仿真了。選擇菜單“Flow”——》“Run Simulation”——》選相應的仿真類型或點擊流程向導中的“Run Simulation”——》選相應的仿真類型進行仿真,如圖11所示。

b400a792-9d13-11eb-8b86-12bb97331649.png

圖11 選擇相應的仿真類型進行仿真
編輯:lyn

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • ModelSim
    +關注

    關注

    5

    文章

    175

    瀏覽量

    49280
  • Vivado
    +關注

    關注

    19

    文章

    857

    瀏覽量

    71107

原文標題:Vivado與Modelsim關聯方法及器件庫編譯

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    一文詳解SystemC仿真編譯

    AMD Vivado 設計套件以文件和的形式提供仿真模型。仿真包含器件和 IP 的行為和時序模型。編譯后的
    的頭像 發表于 12-12 15:08 ?4822次閱讀
    一文<b class='flag-5'>詳解</b>SystemC仿真<b class='flag-5'>庫</b>的<b class='flag-5'>編譯</b>

    AMD Vivado Design Suite 2025.2版本現已發布

    AMD Vivado Design Suite 2025.2 版本現已發布,新增對 AMD Versal 自適應 SoC 的設計支持,包含新器件支持、QoR 功能及易用性增強。
    的頭像 發表于 12-09 15:11 ?942次閱讀

    【產品介紹】Modelsim:HDL語言仿真軟件

    概述ModelSim是業界最優秀的HDL語言仿真軟件,它能提供友好的仿真環境,是業界唯一的單內核支持VHDL和Verilog混合仿真的仿真器。它采用直接優化的編譯技術、Tcl/Tk技術、和單一內核
    的頭像 發表于 11-13 11:41 ?502次閱讀
    【產品介紹】<b class='flag-5'>Modelsim</b>:HDL語言仿真軟件

    使用Vivado 2018.2編譯E203的mcs文件,遇到的問題求解

    Hi 各位,我在嘗試使用Vivado 2018.2編譯E203的mcs文件,遇到如下兩個問題: 1. 按照書中步驟運行,執行完make mcs之后得到的mcs文件與git中預編譯出來的mcs文件有
    發表于 11-11 06:04

    Windows系統下用vivado將電路燒寫到MCU200T板載FLASH的方法

    在Windows操作系統下使用vivado將設計的電路燒寫到MCU200T開發板上的FLASH中的方法。通過將硬件電路的比特流文件燒寫到板載FLASH內,開發板上電時將自動地從FLASH中讀取比特流
    發表于 10-29 08:21

    vcs和vivado聯合仿真

    我們可能就需要用到vcs核vivado聯合仿真。 1.Vivdao仿真編譯 打開vivado軟件,點擊Tools–&gt;Compile Simulation Librar
    發表于 10-24 07:28

    如何在Vivado上仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序

    如標題所示,我們分享如何在Vivado上仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序 具體步驟 1. 將蜂鳥soc移植到Vivado 只要將端口映射好,注意配置好時鐘和bank
    發表于 10-21 11:08

    商品視頻關聯接口技術詳解

    ? ?在現代電商平臺中,商品視頻關聯接口是核心組件之一,它允許系統將視頻內容(如產品演示、評測)與商品條目高效綁定。這不僅提升用戶體驗,還能驅動轉化率。本文將從接口設計、實現邏輯到代碼示例,逐步拆解
    的頭像 發表于 10-13 15:44 ?373次閱讀
    商品視頻<b class='flag-5'>關聯</b>接口技術<b class='flag-5'>詳解</b>

    如何應對負載的關聯性和動態變化?

    群”,從 “靜態閾值設置” 轉向 “動態閾值適配”。以下是具體落地方法: 一、應對負載關聯性:識別 “影響鏈”,量化 “疊加效應” 負載關聯性的核心是 “擾動源→受影響設備” 的相互作用(如電機啟動導致電壓暫降,影響 PLC;多
    的頭像 發表于 10-10 17:06 ?715次閱讀

    vivado仿真時GSR信號的影響

    利用vivado進行設計xilinx FPGA時,寫完設計代碼和仿真代碼后,點擊run simulation(啟動modelsim進行仿真)。
    的頭像 發表于 08-30 14:22 ?1367次閱讀
    <b class='flag-5'>vivado</b>仿真時GSR信號的影響

    在KiCad華秋發行版中使用云端器件

    “ ? KiCad 自帶的質量非常高,建團隊也很強大,無奈 KiCad 沒有元器件的定義,雖然有 Database Library 和 Httplib 這樣強力的工具,但沒有類似 EasyEDA
    的頭像 發表于 08-07 11:15 ?7107次閱讀
    在KiCad華秋發行版中使用云端<b class='flag-5'>器件</b><b class='flag-5'>庫</b>

    Vivado無法選中開發板的常見原因及解決方法

    對應的器件信息和約束文件(XDC),大大簡化工程初始化流程。然而,在某些情況下,我們可能會發現 Vivado 的界面中無法選中目標開發板,導致只能手動選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發表于 07-15 10:19 ?1702次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發板的常見原因及解決<b class='flag-5'>方法</b>

    達夢數據常用管理SQL命令詳解

    達夢數據常用管理SQL命令詳解
    的頭像 發表于 06-17 15:12 ?7181次閱讀
    達夢數據<b class='flag-5'>庫</b>常用管理SQL命令<b class='flag-5'>詳解</b>

    AMD Vivado Design Suite 2025.1現已推出

    AMD Vivado Design Suite 2025.1 現已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。這一最新版本還新增了多項功能,可顯著提升 Versal SSIT 器件
    的頭像 發表于 06-16 15:16 ?1497次閱讀

    一文詳解Vivado時序約束

    Vivado的時序約束是保存在xdc文件中,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束。時序約束文件可以直接創建或添加已存在的約束文件,創建約束文件有兩種方式:Constraints Wizard和Edit Timing Constraints,在綜合后或實現后都可以進行創建。
    的頭像 發表于 03-24 09:44 ?4828次閱讀
    一文<b class='flag-5'>詳解</b><b class='flag-5'>Vivado</b>時序約束