国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

賽靈思提供了一種軟件定義、硬件加速平臺的方法

YCqV_FPGA_EETre ? 來源:FPGA開發圈 ? 作者:FPGA開發圈 ? 2021-03-11 13:43 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

當一項創新顛覆了市場時,它便會得到市場的認可

網卡( NIC )自 20 世紀 80 年代便已出現,到本世紀初,許多公司開始投身該領域進行創新。他們最初的重點是高性能計算( HPC )。盡管業務都在以太網上運行,但是,最強大的 HPC 集群是使用 Myrinet 或 Infiniband 創建的。這些網絡的網卡被設計為可以繞過操作系統( OS )內核,直接與 HPC 應用通信,從而顯著提升性能。為了實現這一點,這些網卡在網絡邊緣應用了廣泛的計算資源,使其能夠從主機 CPU 上卸載常見通信任務。

這些HPC 網卡為后來的以太網網卡奠定了基礎,后者內置內核旁路,適用于全球所有股票市場的電子交易。隨著時間推移,這些平臺進一步演進為 SmartNIC (智能網卡)或數據處理單元( DPU )。伴隨超大規模用戶( Hyperscaler )和云服務提供商( CSP )的出現,賽靈思發現了阻礙 SmartNIC 普及的三大因素:

1.可編程

2.可組合性

3.可移植性

賽靈思提供了一種軟件定義、硬件加速平臺的方法,可以高效解決這三大問題。

可編程性.

過去十年里,人們做了各種嘗試來為 SmartNIC 提供一個完全可編程的接口,但沒有一種取得絕對成功。同時,該行業缺乏標準化語言和業經驗證的軟件開發及部署環境。幾年前,賽靈思成為 P4 語言聯盟的活躍成員,作為工業貢獻者,開發了一種跨多類硬件管理網絡數據包的語言。P4 語言迅速發展起來,如今大部分 SmartNIC 和 DPU 都將其用作默認編程語言。賽靈思全新 SN1000 SmartNIC 系列中所有獨特的邏輯塊都是用 P4 編寫的。

可組合性

(滑動查看完整內容)

超大規模用戶和 CSP 的第二個要求是可組合性。這是一種將新功能塊動態插入到收發包處理流水線中的功能。這兩條直接管理網絡數據包的流水線構成了 SmartNIC 的數據平面。網卡上的第二個平面稱為控制平面,作用是管理數據平面內的可編程塊。如上所示,賽靈思充分利用了我們在可編程邏輯方面的領先優勢,設計出一款完全可組合的網卡架構。

構成數據平面的收發流水線都有數個可編程入口點,客戶可以在這些入口點上使用我們的 Vitis 軟件開發平臺連接其使用 P4、C/C++、HDL 或 HLS 編寫的代碼塊。然后,Vitis 會將此代碼編譯成邏輯,幫助工程師在適當的數據包處理流水線中插入他們認為合適的模塊。這可以讓數據包以極快的速度通過數據平面,從而使賽靈思能夠支持線速包處理。

其他未在其數據平面中使用可編程邏輯的供應商,必須在其 DPU 上部署大量典型的 CPU 核(通常為 Arm)來處理這些網絡數據包。隨著數據包速率攀升至每秒數億個數據包,這種方法(使用 DPU 上的 CPU 核來處理數據平面上的數據包)將受到影響。我們的軟件定義、硬件加速的方法將令賽靈思的 SN1000 系列明顯優于競爭對手。

大型數據中心客戶(如超大規模用戶和 CSP)通常會要求供應商展示其產品路線圖。該路線圖將向客戶展示供應商對其架構的承諾,以及在未來幾代中推進該架構的計劃。通常需要每一代都是新款芯片,在先前芯片的基礎上有所改進。

可移植性

多年前,Solarflare 開始開發一種用 P4 編寫的完全可移植的 SoftNIC 架構,本次成果最終被賽靈思收購。SoftNIC 是一種將所有核心 NIC 功能全部表示為代碼的網卡,使得 NIC 可以在 FPGA硬件平臺之間輕松移植。SoftNIC 利用直接存儲器訪問( DMA )引擎等標準硬件塊與主機 CPU 進行通信,利用可以具有特定的芯片幾何結構且通常使用了加密塊的介質訪問控制( MAC )塊進行以太網通信。最終結果是,SoftNIC 的漏洞和新增功能無需創建新的芯片,客戶只需安裝軟件更新即可。

構成 SN1000 可移植網卡架構的各種重要組件是 DMA 引擎、加密、MAC 塊、虛擬化網卡 ( VNIC )和匹配操作引擎( MAE )的接口。VNIC 不僅是傳統 OS 設備驅動程序查看網卡的方式,還可以處理校驗和卸載及數據包控制。收發流水線中的 MAE 是處理虛擬網絡請求的地方。在這里,Open vSwitch ( OvS )函數可用于管理主機上運行的虛擬機和容器的流量。MAE 可以顯著減輕主機 CPU 處理 OS 或程序管理器網絡調用的負擔,有時會為 CSP 工作負載返回多達 30% 的主機 CPU 周期。MAE 的設計旨在輕松與 tc-flower 和 DPDK 通用流 API (rte_flow)進行連接,以便處理這些函數。插件入口點、VNIC、MAE 和 NET 引擎均是用軟件編寫并編譯到邏輯門中。這就是賽靈思所謂的軟件定義和硬件加速。

隨著 SN1000 SmartNIC 的發布,賽靈思將提供幾個可選的插件模塊,在接下來的幾個月還將提供更多模塊。借助 SN1000,賽靈思展示了首個完全可組合且可移植的 SmartNIC,這是我們身處業屆競爭最激烈的領域之一而帶來的一項重大創新。

責任編輯:lq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • cpu
    cpu
    +關注

    關注

    68

    文章

    11279

    瀏覽量

    224978
  • 數據中心
    +關注

    關注

    18

    文章

    5651

    瀏覽量

    75017
  • 編程語言
    +關注

    關注

    10

    文章

    1964

    瀏覽量

    39568

原文標題:解決三大痛點,加速SmartNIC普及

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發圈】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    FPGA硬件加速卡設計原理圖:1-基于Xilinx XCKU115的半高PCIe x8 硬件加速卡 PCIe半高 XCKU115-3-FLVF1924-E芯片

    FPGA硬件加速, PCIe半高卡, XCKU115, 光纖采集卡, 信號計算板, 硬件加速
    的頭像 發表于 02-12 09:52 ?386次閱讀
    FPGA<b class='flag-5'>硬件加速</b>卡設計原理圖:1-基于Xilinx XCKU115的半高PCIe x8 <b class='flag-5'>硬件加速</b>卡 PCIe半高 XCKU115-3-FLVF1924-E芯片

    文掌握瑞芯微RK系列NPU算子支持全景:覆蓋6大平臺,新增硬件加速算子,嵌入式AI開發不踩坑

    Operator List v2.0.0-beta》文檔,不僅更新 6 大主流平臺的算子支持細節,還新增exSDPAttention、exMatMul 等硬件加速算子,為開發者
    的頭像 發表于 02-06 16:33 ?1039次閱讀
    <b class='flag-5'>一</b>文掌握瑞芯微RK系列NPU算子支持全景:覆蓋6大<b class='flag-5'>平臺</b>,新增<b class='flag-5'>硬件加速</b>算子,嵌入式AI開發不踩坑

    AMD與微軟與西門子合作加速軟件定義汽車發展

    AMD 日前宣布推出新功能,旨在依托微軟 Azure云平臺上的云端仿真和數字孿生技術,支持汽車軟件的前移式開發。通過采用前移式開發方法,OEM 廠商和級供應商能夠提升開發效率、降低開
    的頭像 發表于 01-23 09:15 ?1963次閱讀

    FPGA RISC-V自定義指令的使用方法

    功耗設備到高性能計算。易提供完整的RISC-V 解決方案,致力于讓開發者和硬件設計人員可以根據需要自定義和擴展指令集,且無需擔心專有技術
    的頭像 發表于 11-24 11:36 ?5216次閱讀
    易<b class='flag-5'>靈</b><b class='flag-5'>思</b>FPGA RISC-V自<b class='flag-5'>定義</b>指令的使用<b class='flag-5'>方法</b>

    復雜的軟件算法硬件IP核的實現

    源代碼編譯為 HDL 的過程共分為兩步: (1)C to HASM (2)HASM to HDL 第步 C to HASM 是將 C 語言描述的算法編譯為一種中間的、與實際硬件
    發表于 10-30 07:02

    常用硬件加速方法

    之前總結了些常用硬件加速方法 1)面積換速度:也就是串轉并運算,可以多個模塊同時計算; 2)時間換空間:時序收斂下通過頻率提高性能,雖然面積可能稍微加大點; 3)流水線操作:流水線以面積換性能,以
    發表于 10-29 06:20

    硬件協同技術分享 - 任務劃分 + 自定義指令集

    開發技術。分文將分享介紹硬件加速器與軟件結合的協同開發方式 軟硬件任務劃分 我們的硬件設計涉及到MFCC模塊。直接交由CPU的次指令
    發表于 10-28 08:03

    硬件加速模塊的時鐘設計

    硬件加速模塊需要四個時鐘,分別為clk_l , clk_r , clk_c , clk_n 。 clk_l : 整個硬件加速模塊為了最大化的節約時間成本而采用了類似處理器的流水線設計,具體上將每
    發表于 10-23 07:28

    如何驗證硬件加速是否真正提升了通信協議的安全性?

    是具體驗證方法與框架,覆蓋從底層硬件到上層協議的全鏈路驗證: 、基礎驗證:硬件加速模塊的安全功能正確性 硬件加速(如加密 / 解密、哈希計
    的頭像 發表于 08-27 10:16 ?1138次閱讀
    如何驗證<b class='flag-5'>硬件加速</b>是否真正提升了通信協議的安全性?

    有哪些方法可以確保硬件加速與通信協議的兼容性?

    安全風險。以下是具體可落地的方法,按實施階段和優先級排序: 硬件選型階段:優先選擇 “協議原生支持” 的硬件方案 硬件加速的兼容性根基在
    的頭像 發表于 08-27 10:07 ?1085次閱讀

    如何利用硬件加速提升通信協議的安全性?

    特性增強安全性(而非僅依賴軟件防護)。其本質是 “將安全計算從通用 CPU 卸載到專用硬件”,既解決軟件處理安全操作的性能瓶頸,又規避軟件層可能存在的漏洞(如內存泄露、側信道攻擊風險)
    的頭像 發表于 08-27 09:59 ?978次閱讀
    如何利用<b class='flag-5'>硬件加速</b>提升通信協議的安全性?

    與南京大學集成電路學院暑期課程圓滿結課

    近日,由國產FPGA領軍企業易與南京大學集成電路學院聯合舉辦的“深度學習與硬件加速”暑期課程圓滿結課。本次課程為期5天(7月7日至7月11日),面向大三本科生,旨在通過理論與實踐結合的方式,幫助學生掌握FPGA
    的頭像 發表于 07-17 11:33 ?2787次閱讀

    大模型推理顯存和計算量估計方法研究

    GPU、FPGA等硬件加速。通過分析硬件加速器的性能參數,可以估算模型在硬件加速下的計算量。 四、實驗與分析 為了驗證上述估計方法的有效性,我們選取了幾個具有代表性的深度學習模型,在多
    發表于 07-03 19:43

    新材料取得一種PCB板封裝膠及其制備方法的專利

    新材料取得一種PCB板封裝膠及其制備方法的專利漢新材料(深圳市漢新材料科技有限公司)于2023年取得了
    的頭像 發表于 06-27 14:30 ?744次閱讀
    漢<b class='flag-5'>思</b>新材料取得<b class='flag-5'>一種</b>PCB板封裝膠及其制備<b class='flag-5'>方法</b>的專利

    推動硬件輔助驗證平臺增長的關鍵因素

    硬件加速和基于FPGA的原型設計誕生于1980年代中期,開發者將當時初露頭角的現場可編程門陣列(FPGA)率先應用于硅前設計的原型驗證,由此催生了一種全新的驗證工具,打破了軟件仿真的主導局面。
    的頭像 發表于 06-11 14:42 ?975次閱讀
    推動<b class='flag-5'>硬件</b>輔助驗證<b class='flag-5'>平臺</b>增長的關鍵因素