原創聲明：

本原創教程由芯驛電子科技（上海）有限公司（ALINX）創作，版權歸本公司所有，如需轉載，需授權并注明出處（http://www.alinx.com）。

適用于板卡型號：

PGL22G/PGL12G

1. 實驗簡介

本實驗通過使用開源軟件opencores上的I2C master控制器去控制I2C接口的EEPROM讀寫，練習如何有效的使用開源代碼提升開發效率。

2. 實驗原理

2.1 硬件電路

在開發板上，FPGA芯片通過I2C總線連接EEPROM 24LC04, I2C的兩根總線各上拉一個4.7K的電阻到3.3V，所以當總線上沒有輸出時會被拉高， 24LC04的寫保護沒有使能，不然FPGA會無法寫入數據。因為在電路上A0~A2都為低，所以24LC04的設備地址為0xA0。

開發板部分電路

2.2 I2C的總線協議和時序

I2C標準速率為100kbit/s，快速模式400kbit/s，支持多機通訊， 支持多主控模塊，但同一時刻只允許有一個主控。由數據線SDA和時鐘SCL構成串行總線； 每個電路和模塊都有唯一的地址。

在這里以AT24C04為例說明I2C讀寫的基本操作和時序，I2C設備的操作可分為寫單個存儲字節，寫多個存儲字節，讀單個存儲字節和讀多個存儲字節。各個操作如下圖所示。

下面對I2C總線通信過程中出現的幾種信號狀態和時序進行分析。

①總線空閑狀態

I2C總線總線的SDA和SCL兩條信號線同時處于高電平時，規定為總線的空閑狀態。此時各個器件的輸出級場效應管均處在截止狀態，即釋放總線，由兩條信號線各自的上拉電阻把電平拉高。

②啟動信號(Start)

在時鐘線SCL保持高電平期間，數據線SDA上的電平被拉低（即負跳變），定義為I2C總線總線的啟動信號，它標志著一次數據傳輸的開始。啟動信號是由主控器主動建立的，在建立該信號之前I2C總線必須處于空閑狀態，如下圖所示。

③停止信號(Stop)

在時鐘線SCL保持高電平期間，數據線SDA被釋放，使得SDA返回高電平（即正跳變），稱為I2C總線的停止信號，它標志著一次數據傳輸的終止。停止信號也是由主控器主動建立的，建立該信號之后，I2C總線將返回空閑狀態。

④數據位傳送

在I2C總線上傳送的每一位數據都有一個時鐘脈沖相對應（或同步控制），即在SCL串行時鐘的配合下，在SDA上逐位地串行傳送每一位數據。進行數據傳送時，在SCL呈現高電平期間，SDA上的電平必須保持穩定，低電平為數據0，高電平為數據1。只有在SCL為低電平期間，才允許SDA上的電平改變狀態。

⑤應答信號（ACK和NACK）

I2C總線上的所有數據都是以8位字節傳送的，發送器每發送一個字節，就在時鐘脈沖9期間釋放數據線，由接收器反饋一個應答信號。應答信號為低電平時，規定為有效應答位（ACK簡稱應答位），表示接收器已經成功地接收了該字節；

應答信號為高電平時，規定為非應答位（NACK），一般表示接收器接收該字節沒有成功。對于反饋有效應答位ACK的要求是，接收器在第9個時鐘脈沖之前的低電平期間將SDA線拉低，并且確保在該時鐘的高電平期間為穩定的低電平。

如果接收器是主控器，則在它收到最后一個字節后，發送一個NACK信號，以通知被控發送器結束數據發送，并釋放SDA線，以便主控接收器發送一個停止信號。

3. 程序設計

I2C時序雖然簡單，但是寫的不好也會出現很多問題，在開源網站http://opencores.org/上我們可以找到很多非常好的代碼，這些代碼大部分都提供詳細的文檔和仿真。俗話說，他山之石，可以攻玉，恰當的使用開源代碼，不光能提升我們的開發效率，也能學習別人的開發思路。由于代碼大部分都是經過很長時間反復修改，反復精煉后的，所以有些代碼理解起來可能比較困難，在不能很好的理解別人代碼的時候，最好的辦法就是仿真。

從IP core文檔得知，i2c_master_byte_ctrl模塊主要完成一個字節的讀寫，我們只需要按照I2C讀寫的要求，完成設備地址、寄存器地址、數據等讀寫即可。

i2c_master_top模塊是對i2c_master_byte_ctrl模塊的再次封裝，完成一個寄存器的讀寫，由于不同的設備寄存器可能是8bit，也可能是16bit，這里i2c_addr_2byte信號來控制寄存器地址是8位還是16位。

i2c_master_top模塊狀態機，如果是寫寄存器操作，先寫一個字節設備地址（寫操作），再寫1個字節或2個字節的寄存器地址，再寫一個字節的數據；如果是讀操作，先寫一個字節的設備地址（寫操作），再寫1個字節或2字節的寄存器地址，完成地址的寫入，再次寫設備地址（讀操作），然后讀取一個字節的數據。不管怎么說，程序設計都是要滿足芯片時序要求的，所以在閱讀程序之前最好先把芯片的數據手冊仔細閱讀一遍。

i2c_master_top狀態機

信號名稱	方向	說明
clk	in	時鐘輸入
rst	in	異步復位輸入，高復位
clk_div_cnt	in	I2C時鐘分頻因子，等于系統時鐘頻率/（5 * I2C時鐘頻率） - 1。例如50Mhz系統時鐘，100Khz的I2C，配置為99，400Khz的I2C，配置為24。
scl_pad_i	in	I2C時鐘數據輸入，本實驗可忽略
scl_pad_o	out	I2C時鐘輸出
scl_padoen_o	out	I2C時鐘輸出使能，低有效，I2C外部有上拉電阻，如果輸出高阻態，則會被拉到高電平，在本實驗中，高電平輸出時輸出高阻
sda_pad_i	in	I2C數據輸入
sda_pad_o	out	I2C數據輸出
sda_padoen_o	out	I2C數據輸出使能，低有效。在本實驗中，高電平輸出時輸出高阻。
i2c_addr_2byte	in	寄存器地址是8位還是16位，1：16位，0:8位
i2c_read_req	in	I2C寄存器讀請求
i2c_read_req_ack	out	I2C寄存器讀請求應答
i2c_write_req	in	I2C寄存器寫請求
i2c_write_req_ack	out	I2C寄存器寫請求應答
i2c_slave_dev_addr	in	I2C設備地址，8bit，最低位忽略，有效數據位是高7位。
i2c_slave_reg_addr	in	寄存器地址，8位地址時，低8位有效
i2c_write_data	in	寫寄存器數據
i2c_read_data	out	讀寄存器數據
error	out	設備無應答錯誤

i2c_master_top模塊端口

i2c_eeprom_test模塊完成EEPROM的讀寫，EEPROM設備地址是A0，程序中將地址00的數據讀出，然后通過LED顯示，在KEY2 按下時，數字加一并再次寫入EEPROM并顯示出來。在I2C控制器中，代碼的大部分功能在備注中也有很多批注。

4. 實驗現象

下載實驗程序后，可以看到LED顯示一個二進制數字，這個數字是存儲在EEPROM中00地址的數據，數據是隨機的，這個時候按鍵KEY2按下，數字加一，并寫入了EEPROM，再次下載程序，可以看到直接顯示更新后的數據。

5. 使用在線調試Fabric Debugger觀察信號

使用Fabric Debugger可以非常直觀的看到程序在開發板上運行時各個信號的變化，在本例程中添加一個Debug Core來觀察程序運行時各數據線的變化情況。

按紅色標記，在單擊“Inserter"：

在彈出如下界面下選擇New DebugCore Unit來新建一個Debug Core：

單擊U0：DebugCore：

會跳到參數設置界面，在"Trigger Parameters"欄中Sample Depth采樣深度自己根據需求選擇，這里選擇默認，其它的設置保持不變。

在"Net Connections"欄中選擇Modify Connections,進行Net修改；

彈出的界面中首先對TriggerPort欄中觀測信號關聯，在這里，選擇左側read_data,然后單擊Make Connections,可以在TriggerPort欄中看到關聯的觀測信號read_data；

以同樣的方式對Clock欄中時鐘信號關聯，選擇左側sys_clk_c,然后單擊Make Connections,可以在Clock欄中看到關聯的觀測信號sys_clk_c,然后單擊OK；

再在如下界面中單擊保存按鈕進行保存并關閉即可。

接下來重新生成.sbit文件，雙擊Generate Bitstream，會生成帶有在線調試的DebugCore。

上面的工作準備好后，接下來才是正式開始調試， 單擊Debugger（確保開發板上電并連接了下載器），

單擊JTAG 掃描按鈕，在找到后單擊OK；

右擊DEV:0MyDevice0，在下拉菜單中單擊Configure Bitstream File

再按如下圖中進行設置，設置完成后按OK鍵；

到此，程序已下載到FPGA 中，可以在線觀察所需要的信號，選擇 Waveform，選擇觸發模式為連續，并單擊run；

可以看到read_data數據，每按一次KEY2鍵運行一次可以看到數據增加1。