2020年7月，JEDEC固態技術協會正式發布了新的主流內存標準DDR5 SDRAM的最終規范，這意味著新一輪的內存升級換代又要開始了！

自上一代DDR4內存標準的問世到現在，已經歷了9年，有數據顯示目前DDR4標準產品在服務器和PC領域的滲透率都已經超過了95%，按照摩爾定律或者其他技術預測，新一代的DDR內存標準早該駕到了，由此足見在內存領域技術進步的邊際成本是越來越高。

好在DDR5這把“磨”了近十年的“劍”并沒有讓大家失望，從JEDEC協會公布的信息來看，與上一代標準相比，DDR5將主電壓從1.2 V降低至1.1 V，最大芯片密度提高了4倍，最大數據速率提高一倍，突發長度增加一倍，存儲單元組數增加一倍。可以說在速度、容量、能耗和穩定性等方面，DDR5都來了一次全面的提升。

圖1：不同DDR內存標準之間的比較 (資料來源：JEDEC）

DDR5標準推出之后，Micron等內存及模塊制造商都已經積極行動起來，陸續推出了相關的樣品，為即將到來的新一波內存升級潮積極備戰。按照以往的經驗，2021年DDR5將最先進入服務器市場，之后伴隨著工藝穩定和產能爬坡，再逐漸向PC和消費電子等領域滲透。但不管怎么說，這個進程已經啟動。

當然，在一輪技術熱潮到來之際，在做出“追不追，以及怎么追”等決定之前，既要做到知其然，還要知其所以然，因此今天我們就來看看，DDR5這性能提升背后，究竟暗藏著哪些技術玄機。

DDR5升級背后的技術玄機

數據存儲容量和速率是衡量DDR標準代際之間差異的核心指標，在提升此核心性能方面，DDR5放出了以下這些大招兒：

增加整體Bank數量

當存儲器密度增加時，需要擴展Bank的數量來應對。DDR5標準中每個Bank組中的Bank數量(4個)保持不變，而將Bank組的數量增加一倍，達到了4或8個。通過允許在任意指定時間開啟更多分頁，并增加高頁面點擊率的統計概率，來提高整體的系統效率。增加的Bank組通過提高使用短時序的可能性來減輕內部時序限制。

增加數據突發長度

DDR5將缺省的數據突發長度(Burst Length)從DDR4標準的BL8增加到了BL16，這樣就提高了命令/地址和數據總線的效率。也就是說，相同的CA總線讀寫事務可以在數據總線上實現兩倍的數據量，同時限制在同一Bank內受到IO/陣列時序限制的風險。突發長度的增加也可減少相同的64B緩存線數據負載存取所需的IO數量，減少存取特定數據量所需的命令，這對于功耗的控制十分有利。

特別值得一提的是，數據突發長度的增加可以讓DDR5 DIMM模塊實現雙子通道的架構，提高整體的通道并行能力、靈活性和數量，進而優化內存整體的能效。

增加新的命令

在以往DDR SDRAM標準的ALL-BANK REFRESH 命令(REFab)基礎上，DDR5增加了SAME-BANK REFRESH (REFsb) 命令。SDRAM在刷新 (REFRESH)之前，需要準備刷新的Bank處于idle（閑置）狀態，且這些Bank在刷新命令期間無法繼續后續的寫入和讀取活動。因此在執行REFab刷新命令前，必須確保所有Bank均處于閑置狀態，以3.9μs一次計算，一個16Gb DDR5 SDRAM 器件，其持續時間為295ns。

而新增加的REFsb在發出命令之前，每個Bank組中只需一個Bank閑置即可，其余的在發出REFsb命令時不需閑置，對非更新Bank的唯一時序限制為 same-bank- refresh-to-activate 延遲。REFsb命令以細粒度刷新 (FGR) 模式發出，每個Bank平均每1.95μs接收一次REFRESH命令，這樣一個16Gb DDR5 SDRAM器件的REFsb 持續時間僅130ns。

有模擬分析數據顯示，使用REFsb系統效能處理量比使用REFab時提高6%至9%；REFsb將刷新對平均閑置延遲時間的影響從11.2ns縮短到了5.0ns。

基于上述這幾個方面的優化，DDR5在性能上實現了明顯的提升。圖2展示了，在規定的測試條件下，DDR5與DDR4相比在數據速率上的優勢。

圖2：DDR5與DDR4相比的性能優勢（資料來源：Micron）

除了在核心性能上的突破，DDR5還在可靠性、可用性與服務性 (RAS)上，以及可操作性上做了諸多優化。

芯片內建錯誤校正碼 (ECC)：通過DDR5器件輸出數據之前在READ命令期間執行校正，減輕系統錯誤校正的負擔。在DDR4內存上實現ECC功能，需要額外增加一顆芯片，而DDR5原生支持片上ECC，對于提升系統可靠性大有幫助。

PPR強化功能：包括hPPR (硬) 和sPPR (軟)兩個獨立的修復功能。主要的優化在于減少了執行sPPR修復之前需要Bank中備份的列，這樣可以將備份和儲存大量信息所需的系統時間縮至最短，通常每列數據約2μs。

多用途命令 (MPC)：DDR5時鐘頻率的提高，也給初始化和訓練之前的操作執行帶來挑戰。為此，DDR5使用多用途命令 (MPC) 來執行介面初始化、訓練和定期校正等功能，提升操作的效率。

從上文可以看出，一方面DDR5通過增加Bank組、增加突發長度、引入新的REFsb刷新命令等舉措，提升核心性能，降低用戶總體擁有成本；另一方面通過優化RAS和可操作性為開發和應用帶來更大便利，這樣雙管齊下，為DDR5標準打造了穩固的根基。

表1：DDR5產品特色與功能優化（資料來源：安富利）

DDR5內存條的變化

當然，想要最大程度上釋放出一個全新內存標準的威力，DIMM內存模塊的設計也十分重要。DDR5標準的順利升級，也必然需要內存模塊方案的變化，為其提供助力。從Micron提供的技術文檔中我們可以看到，這樣的變化主要體現在以下幾個方面：

首先，DDR5模塊與DDR4模塊最大的差別就在于，標準的DDR5模塊中有兩個獨立的子通道，每個子通道最多有兩個實體封裝的存儲器區塊 (rank)。每個DRAM封裝都可設為主要/輔助拓撲，進而增加邏輯存儲器區塊以提高密度。獨立子通道能提高并行性，并支持存儲器控制器更有效率地安排時序，進而打破數據傳輸量的限制，滿足服務器等應用中日益增加的運算需求。

其次，DDR5中增加了本地的PMIC進行電壓調節，由于將電源管理的功能從主板轉到更靠近內存芯片的模塊上，因此這種電源架構可降低主板的復雜性、提升電源轉換的效率、增加更多電源管理的功能。

再有，DDR5模塊上引入了基于MIPI I3C通訊協定的邊帶存取功能，能夠更好地支持模塊上越來越多的主動器件，提高可用性，并監控關鍵參數以掌握模塊工作時與功率、散熱等相關的詳細信息。

此外，在L/RDIMM模塊上，還放置了一對溫度傳感器IC，對模塊表面溫度梯度變化進行持續監測，并以此為依據調整流量變化，或者改變風扇速度，通過調優來最大化系統的處理能力。

最后，DDR5模塊設計的改變，也催生了CAI、MIR和擴展接地等其他新功能，以利于改善設計配置、電源噪聲和模塊信號隔離等特性。命令和地址上的ODT及增強的 DQ/DQS/CA/CS 訓練等新功能，也可提供更好的信號處理能效、更快的時鐘速率，最終實現更高的帶寬。

表2：DDR5與DDR4性能比較與優化（資料來源：安富利）

用DDR5開始一個新設計

可以想見，在即將到來的2021年，如何將計算存儲方案升級到DDR5，將成為很多開發者——特別是數據中心等計算密集型應用的開發者——案頭上的一個重要課題。為了加速這個進程，DDR5的核心技術供應商在快馬加鞭推出新產品之外，也紛紛推出了開發者支持計劃，比如Micron的DDR5 技術支持計劃 (TEP)中，就為經過核準通過的合伙伙伴提供了豐富的技術資源，如：

產品數據手冊、電氣模型、熱模型和仿真模型等技術資源，以幫助其產品開發和平臺搭建

選擇可用的DDR5元件與模塊樣品

與其他生態系統合作伙伴建立聯系，以助其進行DDR5可用平臺的設計與搭建

技術支持和培訓資料

簡言之，在需求發展的大趨勢下，面對DDR5，除了“升級”跟上技術進步的節奏，實際上我們沒有其他的選擇。現在的關鍵就在于，如何在升級的這條路上走得更快、更順暢。為此，安富利作為全球領先的技術分銷商，也會為你提供全面和專業的支持。

責任編輯：lq