據臺媒報道，晶圓代工龍頭臺積電在上周的法說會上透露了其3nm制程的更多細節。

據悉，3nm采用FinFET架構及EUV技術，3nm相對5nm邏輯密度將大幅增加70％，性能提升10-15%，功耗在同樣性能下將降低25-30%，面積為原來的1/1.7，且EUV光罩層數將倍增。

此前ASML CEO Peter Wennink在財報會上指出，5nm制程采用的EUV光罩層數將超過10層，3nm制程采用的EUV光罩層數會超過20層，隨著制程微縮EUV光罩層數會明顯增加，并取代深紫外光（DUV）多重曝光制程。

另外，該報道稱臺積電將會積極采購EUV光刻機設備，未來3～5年仍將是擁有全球最大EUV產能的半導體廠。

在先進工藝上，臺積電一直走在業界前列。該公司EUV技術已進入量產且制程涵蓋7+nm、6nm、5nm。

據設備廠商消息，臺積電7+nm采用EUV光罩層最多達四層，AMD新一代Zen 3架構處理器預期是采用該制程量產。6nm已在第四季進入量產，EUV光罩層數較7+nm增加一層，包括聯發科、英偉達、英特爾等大廠都將采用6nm生產新一代產品。

今年下半年開始量產5nm制程，主要為蘋果量產A14及A14X處理器，包括AMD、高通、英偉達、英特爾、博通等都會在明年之后導入5nm制程量產新一代產品。

此外，3nm產品將會在2021年出現在市場上，2022年開始大批量生產。
責任編輯:tzh