国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA開發:Vivado時序波形圖保存和讀取

454398 ? 來源:CSDN博主 ? 作者:逸璞丷昊 ? 2020-12-24 11:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

如何存儲關鍵數據的方法,屬于規模測試驗證的手段,但對于Verilog的調試過程還不夠直觀,因為無法確切地了解Verilog代碼仿真中各個關聯信號是如何作用的。Verilog的確可以像C/C++一樣啟動調試模式,針對每行代碼進行調試。但請注意,由于Verilog是并行執行的,而仿真是采用delta時間逐步并行推進的,采用代碼調試較為困難,所以常常需要存儲全部或部分仿真數據,這就是波形文件。

在進行FPGA開發的過程中,稍微大一點的項目,進行一次編譯綜合與布線是非常耗時的,所以在開發的過程中一般采取先進行功能仿真,功能仿真結果正確無誤以后再進行綜合和布局布線。一般來說,先添加好時鐘約束,進行綜合與布線時無嚴重警告,此時如果功能仿真(前仿)仍然正確,那么任務就基本完成了。但如果是一個比較完整的項目開發,應該還需要進行布線后的時延仿真(后仿)。這里,主要介紹如何將前仿和后仿的時序波形圖保存以及再次打開上一次的仿真結果。

相關文件說明
1. 波形數據庫文件(.WDB),其中包含所有的仿真數據。
2. 波形配置文件(.WCFG),其中包含于波形配置文件中的對象相關聯的順序和設置

在保存 .WCFG文件之前,對波形配置的修改(包括創建波形配置或添加HDL對象)不是永久性的,可以通過 File -> Save Waveform Configuration As 將波形配置保存下來。波形數據庫文件(.WDB)包含了波形配置文件中所有信號的仿真數據,單個 .WDB可以對應多個 .WCFG文件, 可以通過打開 .WDB文件查看上一次保存下來的仿真波形。

具體的保存與讀取
保存
1. 將需要觀測的信號拉倒圖形窗口界面
2. 設置仿真時間
3. 保存 .WCFG 波形配置文件到指定路徑
4. 保存 .WDB 仿真波形。為了能將波形數據保存下來,需要在測試代碼中加上如下代碼,放在最末端即可。為了下一次仿真不影響已保存的仿真波形,建議將 .WDB 文件拷貝并修改名字。
`define dump_level 10
//module dump_task;
initial begin#1; //延遲1ns記錄,方便與其他仿真動作協調
`ifdef VCS_DUMP //Synopsys VCD+格式存儲
$display("Start Recording Waveform in VPD format!");
$vcdpluson();
$vcdplustraceon;
`endif

`ifdef FSDB_DUMP //Synopsys fsdb格式存儲
$display("Start Recording Waveform in FSDB format!");
$fsdbDumpfile("dump.fsdb");
$fsdbDumpvars('dump_level);
`endif

`ifdef NC_DUMP//cadence 格式存儲
$recordsetup("dump","version=1","run=1","directory=.");
$recordvars("depth=6");
`endif

`ifdef VCD_DUMP//工業標準VCD格式存儲
$display("Start Recording Waveform in VCD format!");
$dumpfile("dump.vcd");
$dumpvars('dump_level);
`endif
end

5. 運行仿真(前后仿的 .WDB 會自動保存到 .sim/sim_1/ 下的三個路徑之一,與仿真類型有關)。

讀取
1. 點擊Vivado的菜單欄中的 Flow -> Open Static simulation,然后選中之前保存的 .WDB 文件即可。

2. 點擊Vivado的菜單欄中的 File -> Open Waveform Configuration,選擇我們之前保存的 .WCFG文件即可恢復上一次的仿真結果

總結
時序仿真波形的保存與讀取在大工程的功能仿真、時序仿真、以及問題分析中,可以為開發者節約很多時間。當一個項目比較復雜時,跑一次仿真耗時會非常長,尤其是需要進行后仿時,耗時比綜合和布局布線更長,所以我們最好是將時序波形保存下來進行分析,可以避免浪費許多不必要的時間。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22415

    瀏覽量

    636496
  • Vivado
    +關注

    關注

    19

    文章

    857

    瀏覽量

    71134
  • 時序仿真
    +關注

    關注

    0

    文章

    14

    瀏覽量

    7594
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Vivado時序約束中invert參數的作用和應用場景

    Vivado時序約束中,-invert是用于控制信號極性的特殊參數,應用于時鐘約束(Clock Constraints)和延遲約束(Delay Constraints)中,用于指定信號的有效邊沿或邏輯極性。
    的頭像 發表于 02-09 13:49 ?217次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>時序</b>約束中invert參數的作用和應用場景

    通過vivado HLS設計一個FIR低通濾波器

    Vivado HLS是一款強大的高層次綜合工具,可將C/C++代碼轉換為硬件描述語言(HDL),顯著提升FPGA開發效率。
    的頭像 發表于 01-20 16:19 ?318次閱讀
    通過<b class='flag-5'>vivado</b> HLS設計一個FIR低通濾波器

    vivado中常用時序約束指令介紹

    vivado中,我們常用的時序約束指令主要包括如下幾個方面。
    的頭像 發表于 01-20 16:15 ?323次閱讀

    vivado時序分析相關經驗

    vivado綜合后時序為例主要是有兩種原因導致: 1,太多的邏輯級 2,太高的扇出 分析時序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
    發表于 10-30 06:58

    基于FPGA平臺的蜂鳥E203 JTAG debug出錯問題的解決思路

    時,其波形是一個緩慢上升的波形,同時上升趨勢結束后,其電平和高電平低一些,如下圖1所示: 1JTAG DO波形圖 然后和DI輸出波形圖
    發表于 10-28 07:38

    E203內核移植到FPGA開發板時出現時序違例的解決方式

    在移植內核時,用VIVADO進行綜合實現后會出現時序違例,如圖: 雖然可以上板正常進行開發,但是還是想把這些違例解決下^_^ 檢查后,發現是 apb_adv_timer 這條路徑報的違例,解決方式
    發表于 10-27 07:32

    FPGA開發vivado綜合、下載程序問題匯總

    問題 做vivado綜合時,可能會出現識別不到FPGA開發板的問題。我們用的是DDR200T開發板,在確定jtag接線無誤后,我們懷疑是驅動程序的問題。我們采用的方法是將驅動程序卸了再
    發表于 10-24 07:12

    vivado仿真時GSR信號的影響

    利用vivado進行設計xilinx FPGA時,寫完設計代碼和仿真代碼后,點擊run simulation(啟動modelsim進行仿真)。
    的頭像 發表于 08-30 14:22 ?1377次閱讀
    <b class='flag-5'>vivado</b>仿真時GSR信號的影響

    使用C#實現西門子PLC數據定時讀取保存

    在平時開發中,我們時常會遇到需要后臺靜默運行的應用場景,這些程序不需要用戶的直接操作或界面展示,而是專注于定時任務的執行。比如說,我們需要定期從西門子PLC(可編程邏輯控制器)中讀取數據并進行保存,以便后續分析使用。
    的頭像 發表于 08-07 16:17 ?2472次閱讀
    使用C#實現西門子PLC數據定時<b class='flag-5'>讀取保存</b>

    Vivado無法選中開發板的常見原因及解決方法

    在使用 AMD Vivado Design Suite 對開發板(Evaluation Board)進行 FPGA 開發時,我們通常希望在創建工程時直接選擇
    的頭像 發表于 07-15 10:19 ?1713次閱讀
    <b class='flag-5'>Vivado</b>無法選中<b class='flag-5'>開發</b>板的常見原因及解決方法

    求助,做一個波形圖顯示控件,要求調用excel表里面存的時間作為波形圖的x值。

    我在做畢設的時候,要讀取excel表格里面的數值,然后做到最后一步就是調用excel表里面的時間,把那個時間作為X軸的值。 現在就是能夠索引并讀取出來了,但是每次索引后,波形圖就不顯示上一個
    發表于 05-16 22:16

    適用于Versal的AMD Vivado 加快FPGA開發完成Versal自適應SoC設計

    設計、編譯、交付,輕松搞定。更快更高效。 Vivado 設計套件提供經過優化的設計流程,讓傳統 FPGA 開發人員能夠加快完成 Versal 自適應 SoC 設計。 面向硬件開發人員的
    的頭像 發表于 05-07 15:15 ?1336次閱讀
    適用于Versal的AMD <b class='flag-5'>Vivado</b>  加快<b class='flag-5'>FPGA</b><b class='flag-5'>開發</b>完成Versal自適應SoC設計

    FPGA時序約束之設置時鐘組

    Vivado時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非時序約束中設置了時鐘組或false路徑。使用set_clock_groups命令可以使
    的頭像 發表于 04-23 09:50 ?1363次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>時序</b>約束之設置時鐘組

    各位大佬好 請問如何能將DAQ采集程序內部波形圖的數連續送給DAQ輸出程序?

    各位大佬好 請問如何能將DAQ采集程序內部波形圖的數連續送給DAQ輸出程序?直接連貌似因為隧道模式問題無法輸出,請問此類問題如何解決
    發表于 04-02 10:38

    一文詳解Vivado時序約束

    Vivado時序約束是保存在xdc文件中,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束。時序約束文件可以直接創建或添加已存
    的頭像 發表于 03-24 09:44 ?4848次閱讀
    一文詳解<b class='flag-5'>Vivado</b><b class='flag-5'>時序</b>約束