国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

將SDAccel項目遷移到Vitis 2019.2的技巧

YCqV_FPGA_EETre ? 來源:FPGA開發圈 ? 2020-06-28 10:05 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

介紹

DesignLinx 及其客戶是賽靈思 SDAccel 開發環境的早期用戶。他們使用 SDAccel 開發環境,針對搭載加速軟件的亞馬遜 AWS F1 和賽靈思 Alveo 數據中心加速器卡,開發云端應用和本地應用。

結合 SDSoC 和賽靈思 SDK,SDAccel 流現在是 2019.2 Vitis 統一軟件平臺的組成部分,便于開發者針對賽靈思器件上的所有軟件任務使用統一平臺。下面分享來自 DesignLinx 公司高級嵌入式軟件工程師 Nathan Sullivan 所撰寫的技巧:

1. Vitis 的優勢

Vitis 2019.2 采用經過更新的 v++ 編譯器,強化 IDE 項目組織,為嵌入式應用和數據中心應用提供統一的工具流。因為全部三種流程現在都集成在 Vitis 內部,所以無需針對不同類型的應用在 SDAccel、SDK 和 SDSoC 之間進行切換。除了 Vitis IDE 以外,通過 v++ 工具和 SDAccel 提供的 xocc/xcpp 流等生成文件,也為構建軟件提供完整的命令行流程。

2. 易于遷移

Vitis 2019.2 使用 gcc 編譯 C 語言源代碼,使用 Vivado HLS 編譯與 SDAccel 流匹配的加速內核。此外,Vitis 也使用與 SDAccel 相同的目標平臺和賽靈思運行時。這意味著新環境能夠兼容源代碼,SDAccel 項目只需少量修改或完全無需任何修改就能在 Vitis 內完成構建。在遷移源代碼時,用戶能夠使用 Vitis IDE 或 v++ 命令行工具鏈選擇性構建新項目。

3. IDE 遷移

使用 Vitis IDE 遷移項目時,只需將所有源代碼文件從 SDAccel 項目添加到新的 Vitis 項目中,最好是指向同一器件。使用右鍵菜單上的“import sources”選項能夠輕松完成這一操作。一旦源文件導入完成,必須向二進制容器添加內核函數(如同它們在原始項目中那樣),并且任何定制構建設置也需要手動復制。

4. 命令行遷移

要對使用命令行(通常是通過生成文件)構建的項目進行遷移,必須用 v++ 調用替換 xocc 調用。類似地,必須用 g++ 調用替換 xcpp 調用,即直接調用主機 c++ 編譯器。新的 v++ 工具提供的命令行選項與 SDAccel 下的 xocc 工具一樣,因此無需做其他修改。請參閱 UG1393 進一步了解 Vitis 2019.2 有關工具變化的詳細說明。

在 SDAccel 樣例生成文件中替換 XOCC 和 CXX

修改完成后,就可以使用 Vitis 工具構建之前的 SDAccel 項目:

和以往一樣構建 SDAccel 示例,但這次使用 Vitis 路徑和工具

5.結論

雖然 Vitis 2019.2 將所有賽靈思軟件工具集成在統一平臺上,但 SDAccel 流并沒有顯著變化,這使得遷移工作簡單易行。現有項目在源代碼上兼容新工具鏈,因此基本無需修改,它們就能直接獲得 Vitis 2019.2 統一軟件平臺提供的優勢。

賽靈思高級合作伙伴 DesignLinx 為運行在 Vitis 和 SDAccel 平臺上的加速應用提供開發服務,同時提供云端和本地硬件部署服務。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 賽靈思
    +關注

    關注

    33

    文章

    1798

    瀏覽量

    133426
  • 數據中心
    +關注

    關注

    18

    文章

    5649

    瀏覽量

    75012

原文標題:將 SDAccel 項目遷移到 Vitis 2019.2 的技巧

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發圈】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    基于Vitis Model Composer完成全流程AI Engine開發

    基于Vitis Model Composer進行AI Engine(AIE)開發,核心優勢體現在AIE專屬優化、開發流程簡化、靈活的適配性、高效驗證及量產適配等方面。
    的頭像 發表于 12-31 11:20 ?6027次閱讀
    基于<b class='flag-5'>Vitis</b> Model Composer完成全流程AI Engine開發

    急急急!我正在使用vivado2019.2,請幫忙生成一個項目

    請幫忙生成一個項目:輸入一個整數,輸出該整數各位數之和,在觸摸屏輸入整數,在觸摸屏輸出計算結果。 使用的板子的family是Artix-7,package是fbg676,speed是-2,產生的代碼
    發表于 12-19 23:17

    電子材料抗離子遷移方案!東亞合成 IXE/IXEPLAS,智美行科技免費試樣

    離子遷移是電子材料失效的主要原因之一,封裝材料中的 Na?、Cl?、Cu2?、Ag?等雜質離子,在電場、溫濕度等環境因素作用下,會從材料內部遷移到布線表面或間隙中,形成導電通路,引發布線腐蝕、電路
    的頭像 發表于 12-16 16:07 ?665次閱讀
    電子材料抗離子<b class='flag-5'>遷移</b>方案!東亞合成 IXE/IXEPLAS,智美行科技免費試樣

    無質量損失的數據遷移:Nikon SLM Solutions信賴3Dfindit企業版

    使用轉換器CAD數據從一個系統傳輸到另一個系統,但這往往會導致數據的質量下降。因此,該公司決定使用3Dfindit企業版CAD數據遷移到新系統,便不會造成任何質量損失。這樣,在保持最高數據質量
    發表于 11-25 10:06

    如何在AMD Vitis Unified IDE中使用系統設備樹

    您將在這篇博客中了解系統設備樹 (SDT) 以及如何在 AMD Vitis Unified IDE 中使用 SDT 維護來自 XSA 的硬件元數據。本文還講述了如何對 SDT 進行操作,以便在 Vitis Unified IDE 中實現更靈活的使用場景。
    的頭像 發表于 11-18 11:13 ?3113次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified IDE中使用系統設備樹

    AMD Vitis AI 5.1測試版現已開放下載

    AMD Vitis AI 5.1全新發布——新增了對 AMD Versal AI Edge 系列神經網絡處理單元( NPU )的支持。Vitis AI 包含優化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現可擴展的高性能推理。
    的頭像 發表于 11-08 09:24 ?1307次閱讀

    AMD Vitis AI 5.1測試版發布

    AMD Vitis AI 5.1全新發布——新增了對 AMD Versal AI Edge 系列神經網絡處理單元 (NPU) 的支持。Vitis AI 包含優化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺上實現可擴展的高性能推理。
    的頭像 發表于 10-31 12:46 ?792次閱讀

    如何在Keil中將NuMicro BSP從Arm編譯器5遷移到編譯器6?

    在Keil中將NuMicro BSP從Arm編譯器5遷移到編譯器6!
    發表于 08-20 06:29

    求助,關于Cysub.dll 在 dotnet8 上的兼容性問題求解

    硬件是 Fx3 3014 BZXC,它在 netframework 4.8 上運行良好,偶爾會出現故障(概率約為。30%)在將我的項目遷移到 dotnet8 時讀取數據。bResult 的返回結果
    發表于 08-08 07:33

    如何在AMD Vitis Unified 2024.2中連接到QEMU

    在本篇文章我們學習如何在 AMD Vitis Unified 2024.2 中連接到 QEMU。 這是本系列的第 2 篇博文。要了解如何設置和使用 QEMU + 協同仿真,請參閱開發者分享|在 AMD Versal 自適應 SoC 上使用簡單的 QEMU + 協同仿真示
    的頭像 發表于 08-06 17:24 ?1791次閱讀
    如何在AMD <b class='flag-5'>Vitis</b> Unified 2024.2中連接到QEMU

    全新AMD Vitis統一軟件平臺2025.1版本發布

    全新 AMD Vitis 統一軟件平臺 2025.1 版正式上線!此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應用提供了改進后的設計環境。
    的頭像 發表于 06-24 11:44 ?1758次閱讀

    使用AMD Vitis Unified IDE創建HLS組件

    這篇文章在開發者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程(Vitis 傳統 IDE) 的基礎上撰寫,但使用的是 AMD Vitis Unified IDE,而不是之前傳統版本的
    的頭像 發表于 06-20 10:06 ?2329次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創建HLS組件

    如何使用AMD Vitis HLS創建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來創建一個 HLS IP,通過 AXI4 接口從存儲器讀取數據、執行簡單的數學運算,然后數據寫回存儲器。接著會在 AMD Vivado Design Suite 設計中使用此 HLS IP,并使用嵌入式
    的頭像 發表于 06-13 09:50 ?1865次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創建HLS IP

    從Keil MDK到IAR EWARM:通過工程遷移實現項目資產的更好管理

    對于需要統一開發環境或涉及多核架構(如Cortex-A/R)的項目,越來越多的用戶選擇從Keil MDK遷移到IAR EWARM。這就會面臨著需要將之前的Keil MDK工程遷移到IAR EWARM的問題。本文
    的頭像 發表于 05-08 09:03 ?1292次閱讀
    從Keil MDK到IAR EWARM:通過工程<b class='flag-5'>遷移</b>實現<b class='flag-5'>項目</b>資產的更好管理

    請問項目從RT1024遷移到RT1064的最快方法是什么?

    我正在將我的項目從基于 RT1024 遷移到基于 RT1064 的下一代產品,是否有快速的方法,或者我只能手動完成? 謝謝!
    發表于 03-31 06:15