時序約束輔助工具
上面我們講的都是xdc文件的方式進行時序約束,Vivado中還提供了兩種圖形界面的方式,幫我們進行時序約束:時序約束編輯器(Edit Timing Constraints )和時序約束向導(Constraints Wizard)。兩者都可以在綜合或實現后的Design中打開。
1. 時序約束編輯器
打開之后就可顯示出我們之前做的所有約束,當然,還可以再添加、刪除或修改時序約束。
比如我們要新添加一個主時鐘,先選中左邊的Create Clock,再點擊+號添加約束,然后就會看到下面的界面,按下圖中步驟操作。
其中,選擇時鐘按鈕會彈出一個新的窗口,如下圖所示,我們只需根據時鐘名字進行查找并選擇即可。
2. 時序約束向導
時序約束向導可以自動識別出未約束的主時鐘,我們把wave_gen工程的xdc文件中對clk2的時鐘約束注釋掉,重新綜合并實現后,打開時序約束向導,可以看到clk2被檢測出未約束,點擊編輯按鈕,設置參數后就可完成約束。
時序約束向導會按照主時鐘約束、衍生時鐘約束、輸入延遲約束、輸出延遲約束、時序例外約束、異步時鐘約束等的順序引導設計者創建約束。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
時序約束
+關注
關注
1文章
120瀏覽量
13987 -
Vivado
+關注
關注
19文章
859瀏覽量
71302
發布評論請先 登錄
相關推薦
熱點推薦
輸入引腳時鐘約束_Xilinx FPGA編程技巧-常用時序約束詳解
基本的約束方法
為了保證成功的設計,所有路徑的時序要求必須能夠讓執行工具獲取。最普遍的三種路徑以及異常路徑為:
輸入路徑(Input Path),使用輸入約束
寄存器到寄存器路徑
發表于 01-16 08:19
vivado時序分析相關經驗
vivado綜合后時序為例主要是有兩種原因導致:
1,太多的邏輯級
2,太高的扇出
分析時序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
發表于 10-30 06:58
移植E203到Genesys2開發板時遇到時序問題的常見原因
在移植E203到自己的Genesys2開發板時候遇到時序問題的常見原因
1.在vivado中,連接的管腳的信號一般都會自動添加OBUF或IBUF。
但是對于inout類型的接口,不會主動添加
發表于 10-29 07:04
E203內核移植到FPGA開發板時出現時序違例的解決方式
在移植內核時,用VIVADO進行綜合實現后會出現時序違例,如圖:
雖然可以上板正常進行開發,但是還是想把這些違例解決下^_^
檢查后,發現是 apb_adv_timer 這條路徑報的
發表于 10-27 07:32
時序約束問題的解決辦法
在使用vivado對 Verilog 代碼進行綜合后,點擊“SYNTHESIS”下的“Report Timing Summary”,可以查看綜合后的時序報告,查看 Setup Time 和 Hold
發表于 10-24 09:55
E203分享之DDR擴展方案實施流程(下)
下載程序,需要修改鏈接文件)
該擴展方案支持程序的下載方式兩種:
(1)ILM下載方式,程序先下載到ITCM中,溢出的部分則下載到DDR3里頭。
在鏈接文件gcc_hbirdv2_ilm.ld中ITCM
發表于 10-23 06:16
兩種散熱路徑的工藝與應用解析
背景:兩種常見的散熱設計思路 在大電流或高功率器件應用中,散熱和載流能力是PCB設計中必須解決的難題。常見的兩種思路分別是: 厚銅板方案:通過整體增加銅箔厚度(如3oz、6oz甚至更高),增強導熱
技術資訊 I Allegro 設計中的走線約束設計
本文要點在進行時序等長布線操作的時候,在布線操作的時候不管你是走蛇形線還是走折線,約束管理器會自動幫你計算長度、標偏差,通過精確控制走線長度,來實現信號的時序匹配。約束設計就是一套精準
Vivado無法選中開發板的常見原因及解決方法
在使用 AMD Vivado Design Suite 對開發板(Evaluation Board)進行 FPGA 開發時,我們通常希望在創建工程時直接選擇開發板,這樣 Vivado 能夠自動配置
兩種驅動方式下永磁直線開關磁鏈電機的研究
摘要:永磁開關磁鏈電機數學模型可以等效為永磁無刷電機,普遍采用方波驅動方式。在有限元基礎上分析6/7極直線式磁鏈電機反電勢波形,采用方波和正弦波驅動方式,比較兩種方式下的電流、電壓、平
發表于 06-09 16:18
銣原子鐘與CPT原子鐘:兩種時間標準的區別
這兩種原子鐘的基本構成。銣原子鐘使用銣原子的基態(或超極態)的能級躍遷來進行時間測量。銣原子的兩個能級之間的能量差非常小,因此可以產生非常精確的時間信號。而CPT
西門子再收購EDA公司 西門子宣布收購Excellicon公司 時序約束工具開發商
精彩看點 此次收購將幫助系統級芯片 (SoC) 設計人員通過經市場檢驗的時序約束管理能力來加速設計,并提高功能約束和結構約束的正確性 ? 西門子宣布 收購 Excellicon 公司
Vivado進行時序約束的兩種方式
評論