在Cadence信號和電源完整性三天活動的第二天，只有100多名與會者聽取了會議，Robert Hanson解釋了與DDR3和PCI Express 3.0相關的高速接口設計挑戰。羅伯特在設計時序合規性以及如何滿足多吉比特接口上的誤碼率規范時，揭開了神秘面紗。

羅伯特關于多千兆位接口的材料包括關于趨膚效應，介電損耗和需要預先強調。

此外，由于多千兆位串行鏈路總是以差分對形式實現，因此羅伯特討論了一些風險。管理差分阻抗很差。

許多與會者都能參加下午的研討會，這些研討會讓人們可以親身體驗分析DDR3的Cadence工具。 PCB上的PCI Express互連。

此次高級信號完整性日為與會者提供了學習理論，熟悉工具，然后再使用工具的獨特機會將這種經驗帶回他們的工作場所并立即應用于過程中的設計。第三天返回的與會者將有機會了解電力傳輸網絡（PDN）的設計和分析，并再次有機會獲得執行PDN分析的Cadence工具的實際操作經驗。