選擇合適的存儲器解決方案是滿足目標系統對各種應用（從云計算和人工智能（AI），再到汽車和移動應用）的功能和性能要求的關鍵。雙數據速率同步動態隨機存取存儲器（DDRSDRAM）或DRAM已成為現實的技術，因為它使用電容器作為存儲元件來實現高密度和簡單架構、低延遲和高性能、幾乎無限的存取耐力和低功耗等多種優勢。DDRDRAM可以根據系統要求以不同的形式使用——在雙列直插式存儲器模塊（DIMM）上或作為分立DRAM解決方案中均可使用。DDR分為三個主要類別，每個類別都有獨特的功能，可幫助設計人員滿足其目標片上系統（SoC）的功耗、性能和面積要求。圖1顯示了不同的DDR類別及其目標應用場景：

　　1標準DDR面向服務器、云計算、網絡、筆記本電腦、臺式機和消費類應用，支持更寬的通道寬度、更高的密度和不同的形狀尺寸。DDR4是這一類別目前最常用的標準，支持高達3200Mbps的數據速率。DDR5DRAM的運行速度高達6400Mbps，預計將在2020年問世。

　　2移動DDR（LPDDR）適用于對面積和功耗非常敏感的移動和汽車應用。LPDDR提供更窄的通道寬度和幾種低功耗工作狀態。LPDDR4和LPDDR4X支持高達4267Mbps的數據速率，是該類別中的常用標準。最大數據速率為6400Mbps的LPDDR5DRAM預計將于2020年問世。

　　3圖形DDR（GDDR）面向需要極高吞吐量的數據密集型應用程序，例如圖形相關應用程序、數據中心加速和AI。GDDR和高帶寬存儲器（HBM）是這一類型的標準。

　　每個標準都旨在提供高性能和容量，在運行時將功耗降至最低，并通過可靠性、可用性和可維護性（RAS）功能以及糾錯碼（ECC）功能來提高通道的穩定性。

　　本文說明了LPDDR5標準的主要功能。DDR5的主要功能將在后續文章中介紹。

　　移動DDR（LPDDR）概覽

　　LPDDRDRAM提供了一種功耗顯著降低的高性能解決方案，而降低功耗是平板電腦、智能手機和汽車等移動應用的重點要求。此類應用所需的SoC傾向于在每個通道上使用更少的存儲設備和更短的互連，而LPDDRDRAM的運行速度比標準DDRDRAM快（例如，LPDDR4/4XDRAM的運行速度最高為4267Mbps，而標準DDR4DRAM的運行速度最高為3200Mbps），所以能夠提供更高的性能。但LPDDRDRAM在此類設備中不使用，處于待機狀態時，可以將它們置于低功耗狀態，例如深度睡眠狀態，或者可以使用動態頻率調節（DFS）功能在較低頻率下運行。因此，當存儲通道待機時，存儲控制器可以適時地使用這些低功耗功能來降低總功耗。

　　LPDDR5DRAM使用動態電壓調節（DVS）功能節省更多功耗，此時存儲器控制器可以在通道待機期間降低DRAM的頻率和電壓。與普通的標準DDRDRAM通道（64位寬）相比，LPDDRDRAM通道通常為16位或32位寬。與其他兩個類別的DRAM世代一樣，后繼的每一個LPDDR世代（LPDDR5、LPDDR4/4X、LPDDR3、LPDDR2、LPDDR）都比其上一代產品具有更高的性能和更低的功耗。此外，任何兩代LPDDR都不彼此兼容。

　　LPDDR5主要功能

　　與LPDDR4/4XDRAM相比，LPDDR5DRAM支持高達6400Mbps的數據速率和在更低的工作電壓（VDD的1.05/0.9V和I/O的0.5/0.35V）下支持更大的設備尺寸（每個通道2Gb至32Gb）。表1顯示了LPDDR5和LPDDR4DRAM之間的比較：

　　LPDDR5DRAM可通過DVS支持兩種內核和I/O電壓：在較高頻率下運行電壓分別為1.05V和0.5V，在較低頻率下運行電壓分別為0.9V和0.3V。因此，LPDDR5DRAM支持內核和I/O電壓的DVS

　　LPDDR5的其他關鍵功能包括用于命令/地址（C/A）時鐘（CK）的新型可擴展時鐘架構，以簡化SoC時序收斂；靈活的DRAM存儲庫架構模式，可根據流量模式實現最佳性能；決策反饋均衡器（DFE）以增加DRAM上的寫入數據的余量，寫入X功能可以節省功耗，以及鏈接ECC以增強存儲器通道RAS。以下部分將詳細說明每個功能

　　用于簡化時序收斂的新型可擴展時鐘架構

　　C/ACK通常以與所有先前LPDDR標準（LPDDR4/4X及更早的標準）中的數據選通（DQS）相同的頻率運行。這種時鐘方案給DRAMC/A通道和SoC時序收斂都帶來了巨大壓力，因為CK是存儲器通道上C/A通道的參考，并且SoC中的存儲控制器通常以CK頻率的一半，采用DFI1：2比率模式在DDRPHY接口上運行。例如，LPDDR4/4X的速度為4267Mbps，CK和DQS的運行頻率為2133MHz，而C/A的數據速率為2133Mbps，控制器時鐘的運行頻率為1066MHz。

　　這樣的時鐘方案無法以LPDDR5速度擴展。因此，LPDDR5采用了新的時鐘方案，其中CK以高于3200Mbps的速度，按照數據選通頻率的四分之一運行，而以低于3200Mbps的速度，按照數據選通頻率的一半運行。因此，即使在6400Mbps的速率下，該時鐘方案也要求CK僅以800MHz的頻率運行。這樣可以降低C/A的運行速度（以1600Mbps的速度運行，因為C/A可以在LPDDR5的CK速率的上升端和下降端（例如DDR類型）上都進行轉換），從而大大提高了C/A通道的余量。同樣，CK減速使SoC不僅可以更有效地收斂時序，而且還可以提供更高的性能，因為控制器現在可以在800MHz的DFI1：1比率下工作。此外，LPDDR5不支持傳統的雙向數據選通架構，而是引入了兩個單向數據選通：用于寫入操作的寫入時鐘（WCK）和用于讀取操作的可選讀取時鐘（RDQS）。系統可以選擇無選通或單端選通來以較低的速度進行讀取，同時節省功耗，當要想達到高速時，就需要采用差分選通（RDQS/RDQS#）。

　　保證通道穩定性的單抽頭DFE

　　判決反饋均衡器（DFE）減少了對接收數據的符號間干擾（ISI），從而提高了接收數據的余量。先前檢測到的符號出現在正在檢測的當前符號上，就會引發ISI。LPDDR5DRAM將具有單抽頭DFE，以提高寫入數據的余量，從而增強存儲通道的穩定性。

　　WriteX降低功耗

　　WriteX是一種省電功能，允許系統將特定的位模式（例如全零模式）轉變成連續的存儲器位置，而無需切換通道上的DQ位。

　　用于防止通道噪聲引起的錯誤的LinkECC

　　LinkECC可以恢復通道中發生的單比特傳輸錯誤。該數據與ECC一起由控制器發送到LPDDR5DRAM，并且在接收到數據/ECC后，DRAM會生成ECC并檢查接收到的ECC是否相同。在將數據寫入存儲器陣列之前，任何單比特錯誤都將得到糾正。因此，LinkECC是適合高速的強大RAS功能，可防止通道噪聲引起的錯誤。

　　突發長度為16或32拍的靈活存儲庫架構

　　LPDDR5DRAM通過支持三種模式（Bank-Group模式（4個Bank，4Bank-Group），8Bank和16Bank）而具有靈活的存儲庫架構，供用戶根據其流量模式選擇。Bank-Group模式適用于高于3200Mbps的速度，并允許16和32拍的突發長度。8Bank模式支持突發長度為32拍的所有速度，而16Bank模式則支持突發長度為16或32拍的3200Mbps以下的速度。

　　用于進一步節約功耗的3種FSP

　　與支持C/A和DQ的2個頻率設定點（FSP）的LPDDR4/4XDRAM不同，LPDDR5DRAM具有用于C/A和DQ的3個FSP。這使控制器能夠以最少的切換時間快速切換三個頻率，以實現最佳的功耗節約效果。如前所述，DFS與DVS的結合使LPDDR5DRAM成為對功耗敏感的應用的理想選擇。

　　總結

　　存儲器是用于移動設備、IoT、汽車和云數據中心等應用中的任何電子系統的重要組件。SoC設計人員必須選擇合適的存儲器技術，才能提供必要的性能、容量、功率和面積。DDR已成為現實的存儲技術，可用于多種類別，包括標準DDR和低功耗DDR（LPDDR）。最新的標準LPDDR5和DDR5以更低的功耗提供更高的性能。LPDDR5的運行速度高達6400Mbps，具有許多低功耗和RAS功能，包括新穎的時鐘架構、可簡化時序收斂。數據速率高達6400Mbps的DDR5DRAM支持更高的密度，包括雙通道DIMM拓撲以提高通道效率和性能。

　　Synopsys提供了全面的存儲器接口IP產品組合，支持LPDDR和DDR標準，包括最新的LPDDR5和DDR5。DesignWare?DDRIP全套解決方案包括PHY、控制器和驗證IP，它們都支持最新標準的主要功能。Synopsys的產品組合還包括硬化選項、信號完整性/電源完整性分析、驗證模型、原型設計和仿真支持。