連接器
電子發(fā)燒友網(wǎng)連接器技術(shù)專欄，內(nèi)容有連接器、光纖連接器、工業(yè)連接器、汽車連接器、電線電纜、接插件以及連接器技術(shù)的其它應(yīng)用方案等；是電子工程師學(xué)習(xí)連接器技術(shù)的好欄目。
課程概述與如何學(xué)好FPGA
FPGA（Field Programmable Gate Array）是在PAL、GAL等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有...
Quartus II 15.0-溫婉簡約編譯器
Quartus II 15.0是Altera公司帶來的專業(yè)的PLD/FPGA開發(fā)軟件，該版本不僅增加了Spectra-Q引擎，針對Arria10以及未來的器件進(jìn)行了優(yōu)化，F(xiàn)PGA 設(shè)計效能實現(xiàn)了突破。還帶了新的算法更新了TimeQuest時序分析器...
設(shè)計ROM項目的需求與操作步驟
ROM是只讀存儲器（Read-Only Memory）的簡稱，是一種只能讀出事先所存數(shù)據(jù)的固態(tài)半導(dǎo)體存儲器。其特性是一旦儲存資料就無法再將之改變或刪除。通常用在不需經(jīng)常變更資料的電子或電腦系統(tǒng)中...
關(guān)系運算符的種類與使用意義
“運算符用于執(zhí)行程序代碼運算,會針對一個以上操作數(shù)項目來進(jìn)行運算。例如:2+3,其操作數(shù)是2和3,而運算符則是“+”。...
學(xué)習(xí)FPGA的工程規(guī)范
FPGA 器件屬于專用集成電路中的一種半定制電路，是可編程的邏輯列陣，能夠有效的解決原有的器件門電路數(shù)較少的問題。...
移位運算符的應(yīng)用實例講解
移位運算符在程序設(shè)計中，是位操作運算符的一種。移位運算符可以在二進(jìn)制的基礎(chǔ)上對數(shù)字進(jìn)行平移。按照平移的方向和填充數(shù)字的規(guī)則分為三種：<<(左移)、>>(帶符號右移)和>>>(無符號右移...
串并轉(zhuǎn)換的需求分析與頂層框架設(shè)計
串并轉(zhuǎn)換是完成串行傳輸和并行傳輸這兩種傳輸方式之間轉(zhuǎn)換的技術(shù)。移位寄存器可以實現(xiàn)并行和串行輸入和輸出。 這些通常配置為“串行輸入，并行輸出”（SIPO）或“并行，串行輸出”（...
縮減運算符的工程實例講解
縮減運算符是單目運算符，也有與或非運算。其與或非運算規(guī)則類似于位運算符的與或非運算規(guī)則，但其運算過程不同。縮減運算是對單個操作數(shù)進(jìn)行與或非遞推運算，最后的運算結(jié)果是一...
位拼運算符的代碼實例與仿真波形講解
位拼運算符是將多個小的表達(dá)式合并形成一個大的表達(dá)式，用符號{}來實現(xiàn)多個表達(dá)式的連接運算，各個表達(dá)式之間用“，”隔開。位拼運算符不但可以進(jìn)行簡單的數(shù)據(jù)拼接，更是可以用來執(zhí)行...
2019-11-19 標(biāo)簽：數(shù)據(jù)代碼運算符 2280
層次化設(shè)計方法講解
層次化設(shè)計是指在一個大型設(shè)計任務(wù)中，將目標(biāo)層分解，在各個層次上進(jìn)行設(shè)計的方法。...
邊沿檢測的目的及電路原理分析
邊沿檢測電路(edge detection circuit)是個常用的基本電路。所謂邊沿檢測就是對前一個clock狀態(tài)和目前clock狀態(tài)的比較，如果是由0變?yōu)?，能夠檢測到上升沿，則稱為上升沿檢測電路(posedge edge detect...
FIFO項目設(shè)計需求與操作步驟
在計算機中，先入先出隊列是一種傳統(tǒng)的按序執(zhí)行方法，先進(jìn)入的指令先完成并引退，跟著才執(zhí)行第二條指令（指令就是計算機在響應(yīng)用戶操作的程序代碼，對用戶而言是透明的）。...
Verilog HDL語言中的分支語句
Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。...
2019-11-20 標(biāo)簽：電路圖硬件Verilog HDL 6404
RAM的項目設(shè)計需求與操作步驟
RAM也叫主存，是與CPU直接交換數(shù)據(jù)的內(nèi)部存儲器。它可以隨時讀寫（刷新時除外），而且速度很快，通常作為操作系統(tǒng)或其他正在運行中的程序的臨時數(shù)據(jù)存儲介質(zhì)。RAM工作時可以隨時從任何一...
電平觸發(fā)與尖峰脈沖的模塊功能介紹
電平觸發(fā)是在高或低電平保持的時間內(nèi)觸發(fā)，而邊沿觸發(fā)是由高到低或由低到高這一瞬間觸發(fā)在數(shù)字電平變化的電壓上升沿或下降沿到一定閥值時就產(chǎn)生觸發(fā)，是謂邊沿觸發(fā)。當(dāng)電壓達(dá)到數(shù)字電...
如何進(jìn)行二進(jìn)制數(shù)轉(zhuǎn)BCD
二進(jìn)制（binary）在數(shù)學(xué)和數(shù)字電路中指以2為基數(shù)的記數(shù)系統(tǒng)，以2為基數(shù)代表系統(tǒng)是二進(jìn)位制的。這一系統(tǒng)中，通常用兩個不同的符號0（代表零）和1（代表一）來表示。...
實現(xiàn)任意整數(shù)分頻的原理與方法講解
分頻器是一種基本電路，通常用來對某個給定頻率進(jìn)行分頻，得到所需的頻率。整數(shù)分頻器的實現(xiàn)非常簡單，可采用標(biāo)準(zhǔn)的計數(shù)器，也可以采用可編邏輯器件設(shè)計實現(xiàn)。但在某些場合下，時鐘源...
異步復(fù)位同步釋放的基本原理與代碼舉例
異步復(fù)位同步釋放是指復(fù)位信號是異步有效的，即復(fù)位的發(fā)生與clk無關(guān)。后半句“同步釋放”是指復(fù)位信號的撤除也與clk無關(guān)，但是復(fù)位信號是在下一個clk來到后起的作用（釋放）。...
適用于模塊運算的移位寄存器IP核的用法
在數(shù)字電路中，移位寄存器是一種在若干相同時間脈沖下工作的以觸發(fā)器為基礎(chǔ)的器件，數(shù)據(jù)以并行或串行的方式輸入到該器件中，然后每個時間脈沖依次向左或右移動一個比特，在輸出端進(jìn)行...
鎖相環(huán)的應(yīng)用優(yōu)勢與項目設(shè)計需求
鎖相環(huán)的工作原理是檢測輸入信號和輸出信號的相位差，并將檢測出的相位差信號通過鑒相器轉(zhuǎn)換成電壓信號輸出，經(jīng)低通濾波器濾波后形成壓控振蕩器的控制電壓，對振蕩器輸出信號的頻率實...
基于尖峰脈沖的按鍵消抖
按鍵消抖通常的按鍵所用開關(guān)為機械彈性開關(guān)，當(dāng)機械觸點斷開、閉合時，由于機械觸點的彈性作用，一個按鍵開關(guān)在閉合時不會馬上穩(wěn)定地接通，在斷開時也不會一下子斷開。因而在閉合及斷...
二選一數(shù)據(jù)選擇器的系統(tǒng)設(shè)計框架圖分析
數(shù)據(jù)選擇器是指經(jīng)過選擇，把多個通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上去，實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。在多路數(shù)據(jù)傳送過程中，能夠根據(jù)需要將其中任意一路選出來的電...
2019-11-20 標(biāo)簽：開關(guān)邏輯電路數(shù)據(jù)選擇器 14081
DDS波形發(fā)生器的原理和代碼驅(qū)動方式
DDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫，是一項關(guān)鍵的數(shù)字化技術(shù)。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時間等優(yōu)點，廣泛使用在電...
靜態(tài)時序分析：如何編寫有效地時序約束（一）
靜態(tài)時序分析是一種驗證方法，其基本前提是同步邏輯設(shè)計（異步邏輯設(shè)計需要制定時鐘相對關(guān)系和最大路徑延時等，這個后面會說）。靜態(tài)時序分析僅關(guān)注時序間的相對關(guān)系，而不是評估邏輯...
什么是蜂鳴器，如何實現(xiàn)無源蜂鳴器的設(shè)計
蜂鳴器是一種一體化結(jié)構(gòu)的電子訊響器，采用直流電壓供電，廣泛應(yīng)用于計算機、打印機、復(fù)印機、報警器、電子玩具、汽車電子設(shè)備、電話機、定時器等電子產(chǎn)品中作發(fā)聲器件。...
靜態(tài)時序分析：如何編寫有效地時序約束（二）
靜態(tài)時序或稱靜態(tài)時序驗證，是電子工程中，對數(shù)字電路的時序進(jìn)行計算、預(yù)計的工作流程，該流程不需要通過輸入激勵的方式進(jìn)行仿真。...
altera時序分析基礎(chǔ)項目講解
時序分析的主要對象是：在REG2中，時鐘信號CLK經(jīng)過路徑③的有效沿，與從REG1寄存器輸出的數(shù)據(jù)經(jīng)過路徑①到達(dá)REG2的D端時的關(guān)系。...
靜態(tài)時序分析：如何編寫有效地時序約束（三）
靜態(tài)時序分析中的“靜態(tài)”一詞，暗示了這種時序分析是一種與輸入激勵無關(guān)的方式進(jìn)行的，并且其目的是通過遍歷所有傳輸路徑，尋找所有輸入組合下電路的最壞延遲情況。這種方法的計算效...
快速入門FPGA硬件邏輯設(shè)計
FPGA 的基本結(jié)構(gòu)包括可編程輸入輸出單元，可配置邏輯塊，數(shù)字時鐘管理模塊，嵌入式塊RAM，布線資源，內(nèi)嵌專用硬核，底層內(nèi)嵌功能單元。由于FPGA具有布線資源豐富，可重復(fù)編程和集成度高，...
雷達(dá)信號處理類型與定義
雷達(dá)是利用電磁波探測目標(biāo)的電子設(shè)備。雷達(dá)發(fā)射電磁波對目標(biāo)進(jìn)行照射并接收其回波，由此獲得目標(biāo)至電磁波發(fā)射點的距離、距離變化率（徑向速度）、方位、高度等信息。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
工商網(wǎng)監(jiān)