雖然真實(shí)芯片中，寄存器初始狀態(tài)值只會為1或者為0。但是在RTL級仿真過程中X態(tài)的傳播經(jīng)常會給咱們造成很多麻煩，例如部分信號期望為0，但是仿真結(jié)果顯示為X態(tài)。

1、X態(tài)傳播案例

如下案例中：

入口數(shù)據(jù)mty_in[3:0]表示data_in[127:0]中無效的字節(jié)數(shù)，例如當(dāng)數(shù)據(jù)最后一拍mty_in[3:0]為4’d2 表示data_in[127:0]中[15:0]是無效數(shù)據(jù)，由于入口數(shù)據(jù)是其他模塊送給咱們的，有可能data_in[15:0]是X態(tài)，此時(shí)data_in[127:0]一路打拍寫入了ram_wrapper，ram_wrapper存在parity_err_int計(jì)算邏輯，此邏輯的輸入是wr_data[127:0]，即源頭是data_in的128bit，只要data_in[127:0]存在1bit X態(tài)，則計(jì)算得到的parity_err_int就是x態(tài)，最終會經(jīng)過中斷模塊（int）傳播到寄存器配置模塊（csr）。NOTE: 真實(shí)的芯片中，不存在此bug。

這只是其中一個(gè)微不足道的小案例，類似的場景還有很多，X態(tài)傳播給RTL仿真帶了了很多麻煩。那有什么解決方案呢？這里有個(gè)小技巧：對輸入數(shù)據(jù)進(jìn)行X態(tài)隔離，讓模塊內(nèi)部的信號都是穩(wěn)定的狀態(tài)。

2、X態(tài)隔離代碼實(shí)現(xiàn)

隔離效果如下：輸入數(shù)據(jù)data_in在mty_in不為0時(shí)，存在值為x態(tài)的無效字節(jié)，而經(jīng)過簡單的處理后，模塊內(nèi)部的data_in_d1中所以bit均為穩(wěn)定值，其無效字節(jié)被賦值成了0。

核心處理邏輯：data_exit_invld_bits為1時(shí)表示數(shù)據(jù)的最后一拍，且data_in存在無效字節(jié)，此時(shí)將data_in_d1_nxt賦值給data_in_d1。

module 以及簡陋的testbench 代碼：

`timescale 1ns/1ps

module x_state_handle_top ( ) ;