雖然真實芯片中，寄存器初始狀態值只會為1或者為0。但是在RTL級仿真過程中X態的傳播經常會給咱們造成很多麻煩，例如部分信號期望為0，但是仿真結果顯示為X態。

1、X態傳播案例

如下案例中：

入口數據mty_in[3:0]表示data_in[127:0]中無效的字節數，例如當數據最后一拍mty_in[3:0]為4’d2 表示data_in[127:0]中[15:0]是無效數據，由于入口數據是其他模塊送給咱們的，有可能data_in[15:0]是X態，此時data_in[127:0]一路打拍寫入了ram_wrapper，ram_wrapper存在parity_err_int計算邏輯，此邏輯的輸入是wr_data[127:0]，即源頭是data_in的128bit，只要data_in[127:0]存在1bit X態，則計算得到的parity_err_int就是x態，最終會經過中斷模塊（int）傳播到寄存器配置模塊（csr）。NOTE: 真實的芯片中，不存在此bug。

這只是其中一個微不足道的小案例，類似的場景還有很多，X態傳播給RTL仿真帶了了很多麻煩。那有什么解決方案呢？這里有個小技巧：對輸入數據進行X態隔離，讓模塊內部的信號都是穩定的狀態。

2、X態隔離代碼實現

隔離效果如下：輸入數據data_in在mty_in不為0時，存在值為x態的無效字節，而經過簡單的處理后，模塊內部的data_in_d1中所以bit均為穩定值，其無效字節被賦值成了0。

核心處理邏輯：data_exit_invld_bits為1時表示數據的最后一拍，且data_in存在無效字節，此時將data_in_d1_nxt賦值給data_in_d1。

module 以及簡陋的testbench 代碼：

`timescale 1ns/1ps

module x_state_handle_top ( ) ;