在微波應用的初期，二次世界大戰期間，阻抗的選擇完全依賴于使用的需要，沒有一個標準值。隨著技術的進步，需要給出阻抗標準，以便在經濟性和方便性上取得平衡。
2022-04-01 14:43:37
5570 50歐姆對射頻人來說，是一個最最最常見的阻抗。司空見慣，以至于見怪不怪。為什么是50 歐姆?30歐姆行不行?100歐姆呢?誰定了這個標準?
2022-07-12 10:40:282838 相信大家在接觸高速PCB設計的時候都會了解到阻抗的一個概念，那么我們在高速PCB設計是為什么需要控阻抗呢，哪些信號需要控阻抗以及不控阻抗對我們的電路有什么影響呢？
2022-10-18 09:09:225090 50歐姆對射頻人來說，是一個最最最常見的阻抗。司空見慣，以至于見怪不怪。為什么是50 歐姆？30歐姆行不行？100歐姆呢？誰定了這個標準？
2023-01-04 00:44:532059 
為什么很多射頻系統或者部件中，很多時候都是用50歐姆的阻抗。
2023-04-06 11:17:268162 
，不久以后，在象Hewlett-Packard這樣在業界占統治地位的公司的影響下，歐洲人也被迫改變了，所以50歐姆最終成為業界的一個標準沿襲下來，也就變成約定俗成了，而和各種線纜連接的PCB，為了阻抗的匹配，最終也是按照50歐姆阻抗標準來要求了。
2019-06-04 07:51:57
，所以折中采用50Ω阻抗是當時最優的選擇。三、50Ω容易進行阻抗匹配PCB設計中，經常需要進行阻抗匹配，以減少信號反射和干擾。設計PCB走線時，一般我們會對自己要進行設計的項目進行疊層，根據厚度、基材
2023-04-11 10:32:34
PCB布線時，阻抗50歐姆，是自己設計好，還是直接給PCB廠做？
2021-05-27 16:17:07
PCB設計中為什么特性阻抗線只有50歐姆和100歐姆兩個值？并且那些走線需要特性阻抗控制？特性阻抗線有那些特殊要求
2011-11-28 23:06:00
PCB設計中疊層算阻抗時需注意哪些事項？
2019-05-16 11:06:01
阻抗匹配。串行電阻的阻值為20~75Ω，阻值大小與信號頻率成正比，與PCB走線寬度和長度成反比。在嵌入式系統中，一般頻率大于20M的信號，PCB走線長度大于5cm時都要加串行匹配電阻，例如系統中的時鐘信號
2019-02-14 14:50:45
阻抗匹配。串行電阻的阻值為20~75Ω，阻值大小與信號頻率成正比，與PCB走線寬度成反比。在嵌入式系統中，一般頻率大于20M的信號且PCB走線長度大于5cm時都要加串行匹配電阻，例如系統中的時鐘信號、數據
2014-07-04 14:00:27
電阻的阻值為20~75Ω，阻值大小與信號頻率成正比，與PCB走線寬度和長度成反比。在嵌入式系統中，一般頻率大于 20M的信號PCB走線長度大于5cm時都要加串行匹配電阻，例如系統中的時鐘信號、數據
2018-11-15 20:07:35
電阻的阻值為20~75Ω，阻值大小與信號頻率成正比，與PCB走線寬度和長度成反比。在嵌入式系統中，一般頻率大于 20M的信號PCB走線長度大于5cm時都要加串行匹配電阻，例如系統中的時鐘信號、數據
2019-01-02 10:30:00
電阻的阻值為20~75Ω，阻值大小與信號頻率成正比，與PCB走線寬度和長度成反比。在嵌入式系統中，一般頻率大于 20M的信號PCB走線長度大于5cm時都要加串行匹配電阻，例如系統中的時鐘信號、數據
2022-05-16 16:15:03
`做PCB設計過程中，在走線之前，一般我們會對自己要進行設計的項目進行疊層，根據厚度、基材、層數等信息進行計算阻抗，計算完后一般可得到如下圖示內容。圖1 疊層信息圖示從上圖可以看出，設計上面的單端
2019-12-10 11:34:27
PCB上，盡量減少和縮短各元器件之間的引線和連接。 3、在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應盡可能使元器件并行排列，這樣不但美觀，而且裝旱容易，易于批量生產。 PCB設計具體
2018-09-17 17:36:11
PCB上，盡量減少和縮短各元器件之間的引線和連接。 3、在高頻下工作的電路，要考慮元器件之間的分布參數。一般電路應盡可能使元器件并行排列，這樣不但美觀，而且裝旱容易，易于批量生產。 PCB設計具體
2018-09-17 17:38:21
塊PCB上，但一般都分成射頻電路區和數字電路區，分別布局布線。之間用接地過孔帶和屏蔽盒屏蔽。 關于輸入、輸出端接的方式與規則 問：現代高速PCB設計中，為了保證信號的完整性，常常需要對器件的輸入或
2012-07-21 14:42:35
本帖最后由 kinsingm 于 2013-9-1 09:49 編輯
PCB設計的一般原則
2013-09-01 09:46:24
PCB設計的一般原則是什么？
2021-04-26 06:36:11
PCB設計中是使用貼片磁珠還是使用貼片電感主要取決于應用場景。如：在諧振電路中需要使用貼片電感；在消除不需要的EMI噪聲時，使用貼片磁珠則是最佳的選擇。1、磁珠的單位是歐姆，而不是亨特，這一點要
2018-04-12 10:22:46
中，首先必須先了解需要控制什么樣的阻抗。 業界默認的阻抗有單線50Ω、差分線100Ω，還有一些比較特殊的阻抗控制。 USB2.0差分阻抗控制90Ω，而USB3.0為3對差分線，接收和發送都是控制
2023-04-12 15:12:13
工程師們在布局上花費的時間和精力也很多，預布局—前仿真—再布局—優化，這些過程大概占整個項目設計時間的50%，甚至更多。 下面就總結一個大致的布局步驟及規則，僅供參考。 實際電路設計中還要考慮很多其他
2019-09-12 14:47:17
一般AD芯片數字口的輸出阻抗是多少，比如高電平輸出下輸出阻抗值和低電平輸出下的輸出阻抗值，是集中在20幾歐姆么。芯片手冊上也沒有提供相關的信息。
2023-12-19 07:10:38
我之前設計過X86架構的板子，上面涉及RGB信號的阻抗都是在chipset端按照37.5歐姆，經過75Ω的對地電阻之后走線按照50Ω。但是對于ARM系統，設計參考書上沒有提到這點，是不是都按照50
2014-11-23 17:24:33
cadence pcb設計各層阻抗都是怎么定的呢？為什么每層顯示的阻抗都不一樣？
2016-01-25 22:55:40
了吧！”“什么？？一米長“阻抗”為50歐姆的微波電纜要500rmb？？你在逗我嗎？”……沒錯，射頻單盤中的信號走線大多是“特性阻抗”為50歐姆的微帶線；一根一米長，可以傳輸最高頻率為20GHZ信號的50
2019-05-18 10:07:18
歐姆作為同軸電纜最優值。這證明了在50歐姆附近，L是最小的。最后，從電氣性能的角度看，50歐姆的優勢也是綜合考慮之后的折中。單純從PCB走線的性能來說，阻抗低比較好，對一個給定線寬的傳輸線，和平面距離
2019-08-07 09:59:20
證明了在50歐姆附近，L是最小的。最后，從電氣性能的角度看，50歐姆的優勢也是綜合考慮之后的折中。單純從PCB走線的性能來說，阻抗低比較好，對一個給定線寬的傳輸線，和平面距離越近，相應的EMI會減小，串擾
2019-05-30 08:13:09
（厚的PP介質加工困難，一般會增加一個芯板導致實際疊層數量的增加從而額外增加加工成本）4、PCB外層（Top、Bottom層）一般選用0.5OZ厚度銅箔、內層一般選用1OZ厚度銅箔說明：一般根據電流
2017-01-16 11:40:35
RF 射頻PCB走線為什么要50Ω阻抗，還有為什么要設禁止鋪銅，哪些地方要設禁止鋪銅？？？
2013-10-17 00:28:03
(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質等均會影響走線的特性阻抗值。也就是說要在布線后才能確定阻抗值。一般仿真軟件會因線路模型或所
2012-03-03 12:41:55
Hi，大神們，阻抗匹配到50歐姆，是R+jX中的R還是X，還是兩個都是的？
2016-11-02 17:24:25
電阻的阻值為20~75Ω，阻值大小與信號頻率成正比，與PCB走線寬度和長度成反比。在嵌入式系統中，一般頻率大于20M的信號PCB走線長度大于5cm時都要加串行匹配電阻，例如系統中的時鐘信號、數據
2019-05-31 08:06:08
對于晶體管放大電路，比如常用的共射放大電路，一般基極會有兩個分壓電阻，用來控制給基極一個合適的電平，保證晶體管的基極能導通，這兩個分壓電阻的阻值一般選用的都是K歐姆級別的阻值，原因是什么？ 理論依據是？謝謝！
2020-06-08 17:23:20
模數混合電路電源和接地PCB設計的一般原則如下:● PCB 分區為獨立的模擬電路和數字電路部分，采用適當的元器件布局。● 跨分區放置的ADC或者DAC。● 不要對“地平面”進行分割, 在PCB的模擬
2021-12-31 06:41:37
在一般的非高速PCB設計中，我們都是認為電信號在導線上的傳播是不需要時間的，就是一根理想的導線，這種情況在低速的情況下是成立的，但是在高速的情況下，我們就不能簡單的認為其是一根理想的導線了，電信號
2019-05-30 06:59:24
電阻的選定一般是要符合阻抗匹配的。電阻的主要作用是阻抗匹配，所以要清楚輸出級的輸出阻抗、輸入級的輸入阻抗，然后用一個電阻或電阻網絡去匹配。當然，現在的集成電路阻抗匹配范圍很寬，很容易匹配。在高頻
2019-07-18 21:05:08
設計電路時一般選多少0歐姆電容才合適？
2021-10-11 09:33:22
。這種情況，你應該用50歐姆，它的線寬更加寬，更易于制造。同軸電纜的阻抗又是怎么樣的呢？在RF領域，和PCB中考慮的問題不一樣，但是RF工業中同軸電纜也有類似的阻抗范圍。根據IEC的出版物（1967年
2016-10-31 16:24:02
阻抗與PCB導線所在的板層、PCB所用的材質（介電常數）、走線寬度、導線與平面的距離等因素有關，與走線長度無關。特征阻抗可以使用軟件計算。高速PCB布線中，一般把數字信號的走線阻抗設計為50歐姆，這是
2014-12-01 10:38:55
阻抗公差一般為多少？
2019-09-24 02:00:03
打算做一個SIM900A的模塊玩玩，原子的我買了，東西做的很不錯，就體積感覺有點大，我要做個小的。PCB天線的地方布線需要50歐姆阻抗匹配,怎樣能確保做到50歐姆啊，和PCB生產廠家的工藝有很大
2019-03-31 23:59:22
為什么很多PCB傳輸線的阻抗都是50歐姆？最近搞電路分析，在很多地方看到PCB上的傳輸線特性阻抗都舉例為50歐姆，并且也在很多地方發現該特性阻抗為50歐姆，想問個為什么？為什么不是其他的阻值，30歐姆，100歐姆等等。
2018-11-27 09:33:58
什么樣的信號線需要50歐姆阻抗，90歐姆阻抗，100歐姆阻抗，什么信號是單端的？？什么樣的信號是共面的？？？什么信號需要包地處理的？？？
2019-03-19 00:32:53
電壓跟隨，一般選用什么運放？主要看運放的哪些參數。
2019-05-29 22:05:18
本帖最后由 一只耳朵怪 于 2018-6-6 15:54 編輯
Hi，在參考設計中都只提到不平衡端的阻抗按照50歐姆做PCB微帶線，但是平衡端的阻抗設計沒有提到，查看
2018-06-06 13:10:24
阻抗匹配阻抗匹配是指在能量傳輸時，要求負載阻抗要和傳輸線的特征阻抗相等，此時的傳輸不會產生反射，這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速PCB設計中，阻抗的匹配與否關系到信號的質量優劣。
2019-05-31 08:12:33
。對于多層一般密度的PCB 設計來說，選用0.25mm/0.51mm/0.91mm（鉆孔/ 焊盤/ POWER 隔離區）的過孔較好；對于一些高密度的PCB 也可以使用0.20mm/0.46mm
2016-12-20 15:51:03
在高速pcb設計中，經常聽到要求阻抗匹配。而設計中導致阻抗不匹配的原因有哪些呢？一般又對應著怎么的解決方案？歡迎大家來討論
2014-10-24 13:50:36
挑戰。
在高速PCB設計中，阻抗匹配顯得尤為重要，為減少在高速信號傳輸過程中的反射現象，必須在信號源、接收端以及傳輸線上保持阻抗的匹配。
一般而言，單端信號線的阻抗取決于它的線寬以及與參考平面之間
2023-05-26 11:30:36
在選用電線電纜時，一般要注意電線電纜型號、規格 (導體截面)的選擇。 關鍵詞：電線電纜 選型 一、電線電纜選用的一般原則
在選用電線電纜時，一般要
2009-04-17 12:28:11
29 PCB設計基礎教程
此教程包括:
高速PCB設計指南之一 高速PCB設計指南之二 PCB Layout指南(上) PCB Layout指南(下) PCB設計的一般原則 PCB設計基礎知識 PCB設計
2010-03-15 14:22:260 要使電子電路獲得最佳性能，元器件的布局及導線的布設是很重要的。為了設計質量好、成本低的PCB，應遵循以下一般性原則。
2012-06-05 14:07:101461 PCB設計的磁珠選用技巧，感興趣的小伙伴們可以瞧一瞧。
2016-10-26 15:55:290 射頻行業里，經常會聽到一些說法，這根電纜的特性阻抗是50歐姆，這條微帶線的特性阻抗是50歐姆等等。此時很多初學者或者行業外的人就范嘀咕了：
2018-05-05 09:43:0018750 
大家都知道阻抗要連續。但是，正如羅永浩所說“人生總有幾次踩到大便的時候”，PCB設計也總有阻抗不能連續的時候。
2018-10-22 11:26:439365 做pcb設計過程中，在走線之前，一般我們會對自己要進行設計的項目進行疊層，根據厚度、基材、層數等信息進行計算阻抗，計算完后一般可得到如下內容。
2019-03-16 09:04:039434 
PCB跡線的阻抗將由其感應和電容性電感、電阻和電導系數確定。影響PCB走線的阻抗的因素主要有: 銅線的寬度、銅線的厚度、介質的介電常數、介質的厚度、焊盤的厚度、地線的路徑、走線周邊的走線等。PCB阻抗的范圍是 25 至120 歐姆。
2019-08-08 15:23:435235 
首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后，再確定特殊元件的位置。最后，根據電路的功能單元，對電路的全部元器件進行布局。
2019-04-25 15:40:513868 在高速PCB設計時為了防止反射就要考慮阻抗匹配，但由于PCB的加工工藝限制了阻抗的連續性而仿真又仿不到，在原理圖的設計時怎樣來考慮這個問題？
2019-06-21 17:03:477511 當今的告訴PCB設計對布局的要求越來越嚴格，布局基本上決定了布線的大致走向和結構、電源和地平面的分割，以及對噪聲和EMI的控制情況，因而PCB設計的性能好壞在很大程度上取決于布局是否合理。
2019-12-24 17:09:032086 阻抗：在具有電阻、電感和的電路里，對電路中的電流所起的阻礙作用叫做阻抗。
2019-08-28 10:24:123153 與否關系到信號的質量優劣。 PCB走線什么時候需要做阻抗匹配？ 不主要看頻率，而關鍵是看信號的邊沿陡峭程度，即信號的上升/下降時間，一般認為如果信號的上升/下降時間（按10%～90%計）小于6倍導線延時，就是高速信號，必須注意阻抗匹配的
2019-12-13 13:47:223714 PCB設計為何一般控制50歐姆阻抗？
2020-01-15 16:17:4111321 射頻行業里，經常會聽到一些說法，這根電纜的特性阻抗是50歐姆，這條微帶線的特性阻抗是50歐姆等等。此時很多初學者或者行業外的人就范嘀咕了： “什么？？導線的“阻抗”有50歐姆？那這根導線的質量也太差了吧！” “什么？？一米長“阻抗”為50歐姆的微波電纜要500rmb？？你在逗我嗎？”
2020-11-23 10:30:008 作為一名合格的、優秀的PCB設計工程師，我們不僅要掌握高速PCB設計技能，還需要對其他相關知識有所了解，比如高速PCB材料的選擇。這是因為，PCB材料的選擇錯誤也會對高速數字電路的信號傳輸性能造成不良影響。
2022-02-12 14:55:232930 為什么很多射頻系統或者部件中，很多時候都是用50歐姆的阻抗（有時候這個值甚至就是PCB板的缺省值） ， 為什么不是60或者是70歐姆呢？這個數值是怎么確定下來的，背后有什么意義？本文為您打開其中的奧秘。
2021-02-08 17:16:0018495 
PCB布線是pcb設計中很關鍵的一環，有一些小伙伴不知道pcb布線線寬一般設置多少，下面我們就來介紹一下pcb布線線寬一般設置多少。 一般pcb布線線寬要考慮兩個問題。一是電流的大小，如果流過的電流
2021-08-17 15:07:5468900 50歐姆對射頻人來說，是一個最最最常見的阻抗。司空見慣，以至于見怪不怪。為什么是50 歐姆？30歐姆行不行？100歐姆呢？誰定了這個標準？
2023-01-03 10:19:391410 
在微波應用的初期，二次世界大戰期間，阻抗的選擇完全依賴于使用的需要，沒有一個標準值。隨著技術的進步，需要給出阻抗標準，以便在經濟性和方便性上取得平衡。
2023-02-07 09:39:031259 高速PCB布線中，一般把數字信號的走線阻抗設計為50歐姆。一般規定同軸電纜基帶50歐姆，頻帶75歐姆，對絞線（差分）為85-100歐姆。
2023-02-17 17:57:542200 一般單、雙面PCB板銅箔(覆銅)厚度約為35um(1.4mil)，另一種規格為50um和70um。
2023-03-10 12:37:3713166 在PCB設計中，阻抗通常是指傳輸線的特性阻抗，這是電磁波在導線中傳輸時的特性阻抗，與導線的幾何形狀、介質材料和導線周圍環境等因素有關。 對于一般的高速數字信號傳輸和RF電路，50Ω是一個常用的阻抗值
2023-04-06 09:20:032357 在PCB設計中，阻抗通常是指傳輸線的特性阻抗，這是電磁波在導線中傳輸時的特性阻抗，與導線的幾何形狀、介質材料和導線周圍環境等因素有關。
2023-04-11 10:34:571507 
點擊關注，電磁兼容不迷路。PCB設計總有幾個阻抗沒法連續的地方，怎么辦?大家都知道阻抗要連續。但是，正如羅永浩所說“人生總有幾次踩到大便的時候”，PCB設計也總有阻抗不能連續的時候。怎么辦?特性阻抗
2023-04-10 11:23:581240 
在PCB設計中，阻抗通常是指傳輸線的特性阻抗，這是電磁波在導線中傳輸時的特性阻抗，與導線的幾何形狀、介質材料和導線周圍環境等因素有關。對于一般的高速數字信號傳輸和RF電路，50Ω是一個常用的阻抗值
2023-04-10 15:21:231839 
做PCB設計過程中，在走線之前，一般我們會對自己要進行設計的項目進行疊層，根據厚度、基材、層數等信息進行計算阻抗，計算完后一般可得到如下圖示內容。
2023-07-02 14:18:512007 
做PCB設計過程中，在走線之前，一般我們會對自己要進行設計的項目進行疊層，根據厚度、基材、層數等信息進行計算阻抗，計算完后一般可得到如下圖示內容。 從上圖可以看出，設計上面的單端網絡一般都是50歐姆
2023-07-03 08:39:402109 
50歐姆對射頻人來說，是一個最最最常見的阻抗。司空見慣，以至于見怪不怪。為什么是50 歐姆？30歐姆行不行？100歐姆呢？誰定了這個標準？
2023-07-05 09:13:582836 
變壓器阻抗一般多少?變壓器阻抗怎么計算？ 變壓器阻抗是指在變壓器中，從一側到另一側輸送電流時，所遇到的電阻和電抗阻力的合成。它是變壓器的一項重要參數，對變壓器的使用、設計和調整都有很大
2023-08-23 16:59:0321949 運放輸入阻抗一般多大 運放（Operational Amplifier，簡稱 Op Amp）是一種高性能集成電路，廣泛應用于模擬信號處理、信號增益、濾波、計算等領域中。輸入阻抗是衡量一個放大器的性能
2023-08-27 14:55:005516 射頻為什么50歐姆 射頻阻抗為什么是50歐姆? 射頻技術在現代通信領域中扮演著極為重要的角色。在射頻電路中，50歐姆阻抗是最常見的一種標準阻抗。這個標準阻抗的產生有其歷史原因，同時，這個阻抗也有很多
2023-09-02 10:21:054915 高頻信號一般使用串行阻抗匹配。串行電阻的阻值為20~75Ω，阻值大小與信號頻率成正比，與PCB走線寬度和長度成反比。在嵌入式系統中，一般頻率大于20M的信號PCB走線長度大于5cm時都要加串行匹配電阻
2023-09-12 17:32:332369 
一站式PCBA智造廠家今天為大家講講PCB設計阻抗不連續怎么辦?PCB設計阻抗不連續問題的解決方法。大家都知道PCB設計阻抗要連續。但是PCB設計也總有阻抗不能連續的時候。怎么辦?下面深圳PCBA
2023-09-22 09:32:052065 
什么是阻抗匹配？高速PCB設計為什么要控制阻抗匹配？ 阻抗匹配是指在電路傳輸信號時，控制電路中信號源、傳輸線和負載之間的阻抗相等的過程，從而確保信號的完整性和可靠性。在高速PCB設計中，阻抗
2023-10-30 10:03:253880 在完成PCB設計后一般要怎樣跟板廠對接使其了解哪些線需要做阻抗匹配呢？ 在完成PCB設計后，為了使其與板廠對接，必須先了解哪些線需要進行阻抗匹配。阻抗匹配是在 PCB 設計過程中非常重要的一
2023-10-30 10:03:341799 壓敏電阻一般有什么選用原則與選項舉例？|深圳比創達電子EMC
2023-10-30 11:13:213114 
pcb設計一般流程步驟
2023-12-13 17:30:305685 詳細介紹如何在PCB設計中實現50歐姆匹配。 首先，要了解50歐姆匹配的原理和意義。50歐姆匹配是基于傳輸線理論的。傳輸線是一種能將信號從一個點傳輸到另一個點的電氣線路。在傳輸線理論中，傳輸線被視為具有特定阻抗的無限長線路。 50歐姆匹配的重要性在于它能夠將信號
2023-12-15 14:33:439819 在微波應用的初期，二次世界大戰期間，阻抗的選擇完全依賴于使用的需要，沒有一個標準值。隨著技術的進步，需要給出阻抗標準，以便在經濟性和方便性上取得平衡。
2023-12-29 16:19:19972 
一站式PCBA智造廠家今天為大家講講如何解決pcb設計阻抗不連續的問題?解決PCB設計中的阻抗不連續的方法。當涉及到PCB(Printed Circuit Board)設計時，阻抗一直是一個非常重要
2024-03-21 09:32:591575 同軸線纜中阻抗一般分為50歐姆和75歐姆，由于75歐姆線纜用途較為單一，在整個同軸線纜中，50歐姆占主導優勢。雖然75歐姆同軸線纜類型較少，但是作用可不少，我們仍然值得拿出來單獨解析。
2024-09-09 14:49:153258 
KΩ等。 特點 ：高阻傳感器在傳輸過程中，由于阻抗較高，信號衰減可能相對較大，且對傳輸線路的要求也較高。 低阻輸出阻抗 范圍 ：低阻聲發射傳感器的輸出阻抗則相對較低，一般在幾百歐姆（Ω）以內。常見的低阻輸出阻抗值包括50Ω、150Ω、200Ω、250Ω
2024-09-19 16:33:101319 本文介紹了在射頻、PCB、阻抗匹配和S參數相關知識中經常提到的50Ohm（歐姆）阻抗的來源和意義。 當我們在說射頻、PCB以及阻抗匹配和S參數相關知識時，經常會提到50Ohm（歐姆）阻抗。而且這個
2024-11-22 10:43:074590 
電子發燒友App
工商網監
評論