摘要：提出了一種對基于TC8831F系列芯片的數字語音復讀機進行改進的方案。該方案能夠以很低的軟硬件代價，將復讀機的語音記錄時間延長到原來的４倍，或者在不縮短語音記錄時間的情況下大大降低復讀機的制造成本，非常值得在使用此系列芯片的語音產品中推廣應用。

ＴＣ８８３１Ｆ系列芯片是東芝公司生產的一款低成本高性能的數字語音錄放專用集成電路。ＴＣ８８３１Ｆ芯片是一塊數模混合的大規模集成電路，其結構框圖如圖１所示。內部集成了構成典型數字語音錄放系統所需要的大部分功能電路，包括兩級可選用的總增益達４６ｄＢ的話筒信號放大器，Ａ／Ｄ、Ｄ／Ａ、ＡＤＰＣＭ壓縮及解壓縮電路（支持的比特率為３２／２２／１６／１１ｋｂｐｓ可選）?熏輸出語音帶通濾波器、外接ＤＲＡＭ接口電路?熏ＭＣＵ控制單元接口電路。使用該芯片，只需外接ＤＲＡＭ、ＭＣＵ和輸出端的音頻功放電路等少量電路就可實現一個典型的錄放音系統。該芯片具有功能齊全、應用電路結構簡單、操作控制方便、功耗低以及使用廉價的ＤＲＡＭ作為語音存儲介質等優點，因此成本低廉，被廣泛應用于對成本非常敏感的一些海量生產的民用產品中，如語音復讀機、電話答錄機、留言系統等。

    ＴＣ８８３１Ｆ芯片的ＤＲＡＭ接口最多可以支持４片４Ｍ×１ｂｉｔ的ＤＲＡＭ（或者燒錄好的ＲＯＭ）作為語音存儲介質。在高質量的３２ｋｂｐｓ采樣速率下，能夠記錄語音大約５１２ｓ,熏所以市場上的這類語音復讀機的錄音時間大部分都是５００ｓ上下。為了降低成本，延長語音記錄時間，增強產品在市場上的競爭力，應廠家要求，我們對基于ＴＣ８８３１Ｆ的復讀機的電路作了改進，以極小的硬件代價和很小的控制軟件修改量，成功地將ＴＣ８８３１Ｆ外接ＤＲＡＭ的接口能力從４片４Ｍ×１ｂｉｔ 擴展到４片１６Ｍ×１ｂｉｔ（ＤＲＡＭ選用日立公司的ＨＭ５１１６１００）。

１ 硬件修改工作

ＴＣ８８３１Ｆ外接４片４Ｍ×１ｂｉｔ ＤＲＡＭ時的電路連接如圖２所示。４Ｍ×１ｂｉｔ ＤＲＡＭ的地址總線有２２位，分為高位地址即行地址（Ｒｏｗ ａｄｄｒｅｓｓ）和低位地址即列地址（Ｃｏｌｕｍｎ ａｄｄｒｅｓｓ），兩者通過分時復用，共用１１根引腳Ａ０～Ａ１０，每片ＤＲＡＭ的尋址范圍為００００００Ｈ～３ＦＦＦＦＦＨ，各片ＤＲＡＭ通過不同的ＣＡＳ信號線來區別（見圖３）。在ＴＣ８８３１Ｆ內部，４片ＤＲＡＭ聯合尋址，因此尋址范圍是００００００Ｈ～ＦＦＦＦＦＦＨ。相鄰存儲器芯片之間，系統自動切換，無需用戶干預。針對不同的系統讀寫速度要求，ＤＲＡＭ有多種不同的讀寫模式和存儲單元的數據刷新方式。在本系統中，由于所需要的數據速率非常低，所以讀寫模式是最簡單的普通讀寫模式，也就是讀寫每一位數據之前發送完整的地址信號，包括行地址和列地址，然后進行讀寫；而刷新模式采用ｃａｓ－ｂｅｆｏｒｅ－ｒａｓ方式，并將刷新脈沖穿插到讀寫時序中間。圖３示出了ＴＣ８８３１Ｆ的ＤＲＡＭ接口的刷新、寫數據和讀數據的控制線時序圖（數據時序略）。

    將ＴＣ８８３１Ｆ外接和ＤＲＡＭ從４片４Ｍ×１ｂｉｔ 擴展到４片１６Ｍ×１ｂｉｔ之后，存儲器的尋址空間增加到原來的４倍，因此ＤＲＡＭ的地址將增加兩位，也就是說增加了一根地址引腳。４片１６Ｍ×１ｂｉｔ的ＤＲＡＭ除了Ａ１１引腳外，其它引腳的連接和圖２所示的４片４Ｍ×１ｂｉｔ的連接完全相同。對于Ａ１１引腳，需設計適當的邏輯控制電路以生成所需的時分控制信號，用以模擬該地址線的尋址控制信號。經過分析，采用ＭＡＸ ｐｌｕｓ ＩＩ仿真以及實際電路驗證，Ａ１１引腳的控制信號可以通過圖４所示的簡單電路擴展得到。１６Ｍ×１ｂｉｔ的ＤＲＡＭ的地址線有１２根，對應著２４位的地址ａｄ０～ａｄ２３，按照ＤＲＡＭ的地址線分時復用的原則，ａｄ１２～ａｄ２３是高位地址線(行地址)，ａｄ０～ａｄ１１是低位地址線(列地址)。但由于ＴＣ８８３１Ｆ在讀寫ＤＲＡＭ單元時使用普通的讀寫模式（區別于快速讀寫模式），讀寫每一位數據之前都發送完整的地址信號，即先輸出行地址，然后輸出列地址，這樣就為用簡單的邏輯電路實現存儲器尋址范圍的擴展提供了可能。

擴展地址線仿真波形如圖５所示。ＸＩＮ、／ＲＡＳ、／ＣＡＳ分別是該芯片的時鐘源、ＤＲＡＭ行選通信號、ＤＲＡＭ列選通信號，ＰＡＧＥ０、ＰＡＧＥ１是由ＭＣＵ輸出的頁面選擇信號。在“ＰＡＧＥ１、ＰＡＧＥ０”分別為“００”、“０１”、“１０”、“１１”時，Ａ１１引腳的控制信號在／ＲＡＳ、／ＣＡＳ的下降沿到來之前有效地建立了復用的地址信號００、０１、１０、１１，這個信號就是訪問不同的空間所需要的地址信號。擴展之后，訪問ＤＲＡＭ的邏輯地址到ＤＲＡＭ的實際的物理地址的映射關系如圖６所示，上面的是邏輯地址，下面的是物理地址。映射之后，ＤＲＡＭ的Ａ０～Ａ１０引腳對應著存儲單元的邏輯空間低２２位地址。因此在引腳Ａ１１的信號確定的情況下，就將由引腳Ａ０～Ａ１０所能訪問的每片ＤＲＡＭ上的各個分散的物理存儲空間映射成連續的邏輯空間，每片ＤＲＡＭ對應的這個連續的邏輯空間大小就是４Ｍ×１ｂｉｔ，相當于擴展前的一片ＤＲＡＭ，４片１６Ｍ×１ｂｉｔ ＤＲＡＭ對應的４片邏輯連續空間的總和與使用四片４Ｍ×１ｂｉｔ ＤＲＡＭ時提供的空間將是完全一樣的。改變Ａ１１的控制信號，也就是通過ＭＣＵ改變ＰＡＧＥ０、ＰＡＧＥ１，將獲得４塊不同的存儲空間，從而完成最終的存儲空間的擴展。

圖4 擴展地址線電路原理圖

    經過擴展之后，ＤＲＡＭ的刷新脈沖（Ｃａｓ－Ｂｅｆｏｒｅ－Ｒａｓ Ｍｏｄｅ）間隔不變，但是芯片的容量增加到原來的４倍；每一個刷新脈沖刷新一行信息，所以刷新周期延長到原來的兩倍。但是延長之后的刷新周期仍然在ＤＲＡＭ的許可范圍之內，完全保證了ＤＲＡＭ內數據的安全性。實際上，在使用具有待機模式的ＴＣ８８３２Ｆ芯片的系統中，采用這種改進方案，雖然待機情況下刷新周期已經超過了ＤＲＡＭ的芯片手冊的規定值，但是經過大量的長時間的樣機測試，證明該方案仍然是可靠的。

２ 軟件修改工作

上面介紹的存儲空間擴展方法，除了ＰＡＧＥ０、ＰＡＧＥ１外，無需來自ＭＣＵ的任何干預，工作情況和以前完全一樣。ＭＣＵ的控制程序所需要做的修改工作就是產生所需要的ＰＡＧＥ０、ＰＡＧＥ１控制信號，并作記錄。也就是在錄音開始時，輸出某ＰＡＧＥ０、ＰＡＧＥ１信號，在語音存儲空間用完的情況下，自動地通過ＰＡＧＥ０、ＰＡＧＥ１將存儲空間切換到下一個頁面，直到錄音結束或者所有存儲空間耗盡為止。然后記錄下該段語音信息的開始地址、結束地址（包括ＰＡＧＥ０、ＰＡＧＥ１）。放音的時候，讀出地址信息，然后設定語音存儲空間的的起始地址（包括設定ＰＡＧＥ０、ＰＡＧＥ１），就可以放音了。如果語音存儲空間跨頁面，則在當前頁面放音完畢之后自動切換到下一個頁面（修改ＰＡＧＥ０、ＰＡＧＥ１），繼續放音，否則停止放音。也就是說，只需要在原來的控制程序的基礎上增加ＰＡＧＥ０、ＰＡＧＥ１的控制部分和信息存儲部分。

３ 應 用

利用上述方案對某語音產品實現了成功的改進。改進后的產品在高質量的３２ｋｂｐｓ的比特率下，語音記錄時間延長到３５分鐘；使用較為滿意的１６ｋｂｐｓ的比特率，錄音時間延長到大約７０分鐘。而這種改進工作所付出的硬件成本非常小，控制軟件則是在原來的基礎上作了非常小的修改。

還可以看到，如果不需要延長語音記錄時間，使用這種方法可以將外接的存儲器減少到一片１６Ｍ×１ｂｉｔ，這樣就可以減少芯片數量，降低功耗，縮小ＰＣＢ面積和線路板體積，對海量生產的復讀機等語音產品帶來非常明顯的經濟效果，值得推廣使用。