ADC****基本功能介紹

ADC****的作用顧名思義--將模擬信號轉換為數字信號。

對圖像傳感器而言， 入射光子在photo diode中發生光電 轉換,成為模擬電信號，模擬信號再經ADC 轉換為數字信號輸出。

圖1是 cmos image sensor(以下簡稱CIS) 的基本架構圖。 Pixel array產生的模擬信號串行通過ADC轉換為數字信號輸出。并且每一列pixel****都會共享一個 ADC 。

**圖****1column parallel ADC CIS **基本架構

從實現方法而言,ADC有多種類型:逐次逼近型、積分型、壓頻變換型、∑ - Δ型 ADC, 等。

SS-ADC （ single slope ADC ）屬于 逐次逼近型 ，由于其結構簡單、占用面積小、功耗低的特點****被廣泛使用在 CIS中 。

SS-ADC****工作原理

SS-ADC的基本結構如圖2所示，包括數模轉換器（D-to-A Rampgenerator）、比較器、digital counter、存儲器RAM。

圖2 SS-ADC基本結構

Digital counter的輸出信號傳送給ramp generator，ramp的值會隨著counter的增加而單調增大；ramp的輸出連接到比較器的'＋'輸入端。Pixel的輸出信號與ramp的電壓不斷進行比較，當pixel信號值和ramp的輸出信號相等時，比較器被觸發轉換到輸出狀態。這樣，pixel的模擬信號就被表征為digital counter的數字信號，數值被鎖存在n-bit RAM中，如圖3所示。

因為所有列的AD轉換都需要在一個ADC周期內完成，RAMP值會繼續增加，直到counter達到最大值‘11...11’,一整排的column模擬信號全部被轉換為數字信號，鎖存在RAM 1到RAM k中，等待讀出電路將數值讀出。

SS-ADC缺點和解決方案

SS-ADC最大缺點是速度慢，特別是bit位寬增加時。Digital counter必須從最小值遍歷到最大值，當bit位寬增加時，轉換時間會隨之增加。比如ADC clockf=100MHz,8bit時需要轉換時間為0.256us，10bit時1.02us, 12bit時為8.2us。

Multi-slope ADC和Mulit-ramp ADC在一定程度上可以改善速度問題。

Multi-slope ADC

如上所述SS-ADC的轉換速度是由ramp的速度決定的，從最小遍歷到最大（10bit為例，從0到1023）。當ADC的采樣分辨率高，ADC精度變高，但是速度會變慢。可以考慮犧牲一部分噪聲特性來提高ADC的速度。

亮光時，CIS主要是shot noise占主導，SNR約等于信號的平方根。因此在亮光環境，ADC的量化噪聲可以適當放松，可以考慮適當RAMP的step（減小采樣分辨率），量化噪聲增大。

暗光時，CIS的噪聲主要是來自read noise，暗光時，為了減小量化噪聲對畫質影響，維持ADC的高采樣分辨率，量化噪聲小。

利用multi-slope ADC，可以維持一定SNR的基礎上加快ADC速度。

Multi-Ramp ADC

Multi-Ramp SS-ADC的原理類似于二分法。例如先用最高2位（4段）選擇信號在下面4個的哪個區間00…0 ~ 01…0，01…0 ~ 10…0, 10…0 ~ 11…0, 11…0 ~ 11…1。然后在每個區間內再進行高采樣轉換。通過這樣的方法，轉換時間減小為原來的1/4。

Multi-Ramp ADC這種方法也有缺陷。4個ramp會有不同的offset；并且對于不同的區間，offset帶來的影響不一樣。

總結：SS-ADC因其電路簡單、面積小、功耗低被廣泛應用于商用cmos圖像傳感器中，它的工作原理限制了其轉換速度、精度與分辨率。