1、引言

電荷耦合器件（CCD.Charge（Couple Device）是20世紀60年代末期出現的新型半導體器件。目前隨著CCD器件性能不斷提高。在圖像傳感、尺寸測量及定位測控等領域的應用日益廣泛.CCD應用的前端驅動電路成本價格昂貴，而且性能指標受到生產廠家技術和工藝水平的制約。給用戶帶來很大的不便。CCD驅動器有兩種：一種是在脈沖作用下CCD器件輸出模擬信號，經后端增益調整電路進行電壓或功率放大再送給用戶：另一種是在此基礎上還包含將其模擬量按一定的輸出格式進行數字化的部分，然后將數字信息傳輸給用戶，通常的線陣CCD攝像機就指后者，外加機械掃描裝置即可成像。所以根據不同應用領域和技術指標要求。選擇不同型號的線陣CCD器件，設計方便靈活的驅動電路與之匹配是CCD應用中的關鍵技術之一。

本文以TCD1501C型CCD圖像傳感器為例。介紹了其性能參數及外圍驅動電路的設計。驅動時序參數可以通過VHDL程序靈活設置。該電路已成功開發并應用于某型非接觸式位置測量產品中。

2、CCD工作原理

CCD是以電荷作為信號，而不同于其他大多數器件是以電流或者電壓為信號，其基本功能是信號電荷的 產生、存儲、傳輸和檢測。當光入射到CCD的光敏面時.CCD首先完成光電轉換。即產生與入射光輻射量成線性關系的光電荷。CCD的工作原理是被攝物體反射光線到CCD器件上.CCD根據光的強弱積聚相應的電荷。產生與光電荷量成正比的弱電壓信號，經過濾波、放大處理，通過驅動電路輸出一個能表示敏感物體光強弱的電信號或標準的視頻信號。基于上述將一維光學信息轉變為電信息輸出的原理，線陣CCD可以實現圖像傳感和尺寸測量的功能。圖1為CCD光譜響應曲線。

3、 驅動電路的實現

線陣CCD TCD1501C的主要技術指標如下：像敏單元數為5 000;像元尺寸為7μm×7μm;像元中心距為7μm;像元總長為35 mm;光譜響應范圍為400 nm-1000 nm.光譜響應峰值波長為550 nm，靈敏度為10.4 V/lx.s～15.6 V/lx.s。使CCD芯片正常工作的驅動電路主要有兩大功能。一是產生CCD工作所需的多路時序脈沖。二是對CCD輸出的原始模擬信號進行處理，包括增益放大、差分信號到單端信號的轉換。最后驅動器輸出用戶所需的模擬或視頻信息。

3.1 基于VHDL的驅動時序設計

本部分設計是基于Xilinx公司的CPLD XC9572一PC44-10，在ISE6.1環境下開發實現的。CCD器件需要復雜的三相或四相交疊驅動脈沖，多數面陣CCD都是三相或四相驅動，多數線陣CCD都是二相驅動。本文以二相線陣CCD圖像傳感器TCD1501C為例，實現了用CPLD完成的驅動電路設計。CCD為容性負載，工作頻率高時有一定的功耗，因此需要對CPLD輸出的復位脈沖RS、移位脈沖（又稱光積分脈沖）SH、箝位脈沖CP、采保脈沖SP，以及二相時鐘脈沖中Φ1E、Φ2E等各路驅動脈沖采用74HC14進行整形和驅動能力的放大。然后再送至TCD1501C器件的相應輸入端，在CCD的模擬信號輸出端將得到信號0S和補償信號DOS。TCD1501C典型的最佳工作頻率是1MHz，該器件具有5 000個有效像元輸出。TCDl501C正常工作時要有76個啞像元輸出。一個掃描行周期內至少應包含有5 076個時鐘脈沖，即TSH》5076×Φ1E 0.1μs，在本設計中TSH=5200×Φ1E。由此可見，改變時鐘脈沖頻率或增加光積分脈沖周期內的時鐘脈沖數，可以改變光積分周期，通常Φ1E的頻率設置為可調節的，這樣可以根據CCD器件的實際應用環境靈活運用CCD器件的優點以改變光積分時間。只要條件允許，為降低CCD的電荷轉移損失率。CCD驅動脈沖的頻率應盡可能小。驅動脈沖的頻率降低時，可以在示波器上觀察到CCD輸出信號幅值明顯增強。圖2所示為CCD工作波形。

下面是產生時序脈沖的VHDL程序：

3.2基于AD623的CCD輸出信號差分驅動設計

CCD在驅動脈沖的作用下，經移位寄存器順序輸出視頻信號，復位脈沖RS每復位一次，CCD輸出一個光脈沖信號。由于TCD1501C信號檢測采用選通電荷積分器結構。使其視頻輸出信號中疊加了一些由周期性復位信號RS引起的串擾信號。而且有效信號幅值較小，約為500 mV。直流電壓約有4.1V。這是一組典型的共模電壓較高、有效差模信號較低的差分信號，信號波形如圖3和圖4所示。所以模擬信號輸出在進行后續處理（包括長線傳輸、A/D轉換等）之前要進行一系列預處理，消除視頻信號中的復位脈沖串擾及其他干擾，將微弱的視頻信號進行幅值放大及驅動能力的放大。由于是對差分信號的處理，所以先討論一下差分電路的基本概念。圖5為差分信號測量電路里差模和共模電壓示意圖，VDIFF是信號差模電壓，VCM是信號共模電壓，信號輸出VOUT=R2/R1·VDIFF=G·VDIFF理想狀態下，一般差模增益G≥1，而共模增益（%mismatch/100）×G/（G+1）接近于零，因此可以看出共模增益主要是電阻不匹配的函數，在實際測量電路中可能會由于電阻值的微小不匹配而導致兩個輸入端的共模電壓不一致，而使電路的直流共模增益不為零。共模抑制比（CMRR）就是差模增益G與共模增益的比值。用對數形式表示：201g［（100/%mismatch）×（G+1）］。實際工程應用中，電路工作在一個很大的噪聲源中。如50 Hz交流電源線的噪聲、設備的開關噪聲、無線信號的傳輸噪聲，這些干擾信號作用在差分輸入端，將會在輸出端產生一個共模信號，因此差分信號處理除了要求有高的DC CMRR.還要有高的AC CMRR。

在電路設計中選用了ADI公司的儀器儀表放大器AD623.內部結構原理如圖6所示。

AD623集成了3路運放。可單電源或雙電源工作，具有較高的CMRR和極低的電壓漂移，除了一個控制可編程增益的外接電阻外，所有元件都集成在內部，提高了電路溫度穩定度和可靠性。應用AD623的CCD模擬信號處理電路如圖7。將視頻信號及其補償輸出分別送至AD623的反相和同相輸入端。在AD623的輸出端接一級射極跟隨器以增強信號的驅動能力。選用該器件可消除采用普通運放和外圍電阻所引起的輸出信號的溫度漂移。

4、 結束語

基于上述開發的線陣CCD驅動器已調試成功。并且用于某位置測量系統中，工作穩定可靠。本設計方案只要再拓展AD轉換部分就可以應用于成像系統的前端。

責任編輯：gt