針對皮納型衛星對星載GNSS接收機小型化、低功耗以及低成本的要求，提出采用片上系統（SoC）技術完成星載微型GNSS接收機的設計。在該設計中，基帶信號的捕獲、跟蹤與定位解算等全部在SoC內完成，具有集成度高與系統靈活性高等優勢。將設計的原理樣機與國外幾款星載微型GNSS接收機性能參數進行對比，結果表明，該星載微型GNSS接收機原理樣機重約45 g，尺寸100x60×10 mm，功耗約3 W，兼容處理GPS L1/L2、BDS B1/B2信號能力，可完成雙模單頻、單模雙頻、雙模雙頻等多種模式的靈活配置，綜合性能要優于現有的幾款星載微型GNSS接收機。

近年來，皮納型衛星憑借其發射靈活、成本低、功能密度高、研制周期短等一系列優勢，成為當前國際空間技術研究的熱點。由于皮納型衛星平臺空間有限，全球導航衛星系統（GNSS）接收機往往成為皮納型衛星唯一的測控手段。但是受限于皮納型衛星平臺空間有限、功率有限、成本有限等條件，相對于傳統星載GNSS接收機，對皮納型衛星的星載GNSS接收機提出小型化、低功耗、低成本等更高的要求。

商用現貨（COTS）器件具有高集成、高密度、功耗低、價格低、易于采購、設計靈活、性能好等優點。此外SoC技術的發展，使得由多個分立器件實現的功能集成到單芯片，具有功耗低、集成度高、系統靈活性高等優勢。因此把先進的商用SoC技術應用于星載GNSS接收機，能很好滿足皮納型衛星對星載GNSS接收機的應用需求。

在目前國外皮納型衛星GNSS接收機設計中，SGR-05U接收機與Plaoenix GPS接收機均采用GP4020基帶處理芯片，僅包含12個GPS L1 C/A碼相關器通道，處理能力不足，FOTON雙頻GPS接收機也僅能處理L1 C/A和L2C信號，采用TI C6457數字信號處理器，功耗偏高約4.5 W。當前基于COTS器件的GNSS接收機在國外皮納型衛星中已經得到了較為普遍的應用，多采用成熟的GP4020基帶處理芯片或處理器與FPGA架構，但在國內，采用COTS器件來設計星載微型GNSS接收機還處于起步階段。因此，有必要開發出一款采用商用SoC技術兼容BDS/GPS信號的星載微型GNSS接收機，提高接收機集成度與靈活性并降低接收機功耗以及成本，從而滿足皮納型衛星對微型GNSS接收機空間應用提出的要求。

文中對采用SoC的星載微型GNSS接收機系統設計進行介紹，包括接收機系統架構以及采用SoC的軟硬件協同設計方法，將設計的原理樣機與國外幾款星載微型GNSS接收機性能參數進行對比，驗證了本文提出的采用SoC技術設計的星載微型GNSS接收機的優越性。

1 星載微型GNSS接收機系統設計

1.1 系統架構

星載微型GNSS接收機采用全COTS器件方案，接收機為單板結構，主要由射頻模塊與基帶信號處理模塊兩部分組成，如圖1所示。其中，射頻模塊完成GNSS信號的放大、濾波、下變頻及AD采樣處理，并將獲得的數字中頻信號提供給基帶信號處理模塊。射頻模塊時鐘電路主要為GNSS射頻芯片提供基準時鐘，可以完成內外鐘切換。基帶信號處理模塊完成捕獲、跟蹤、位同步、幀同步及定位解算等一系列處理，最后將定位結果發送給數管單元。基帶模塊同時實現DC/DC電源轉換，為射頻模塊、基帶模塊供電。

基帶信號的捕獲、跟蹤與定位解算等全部在SoC內完成，具有集成度高與系統靈活性高等優勢，整個系統設計中最關鍵的部分就是SoC軟硬件協同設計。

1.2 SoC的軟硬件協同設計

SoC內包含ARM硬核處理器、可編程邏輯以及多種外設IO資源，處理器與可編程邏輯部分、外設IO接口通過片上AXl4總線進行通信，集成處理器和可編程邏輯的系統架構提供了傳統的雙芯片（外部處理器與FPGA配合）無法提供的IO帶寬、處理效率和功耗估算。SoC具有高性能、靈活的可配置性能、小型化低功耗特性等優勢，用于星載微型GNSS接收機能很好滿足皮納型衛星的應用需求。

軟硬件協同設計技術采用并行設計和協同設計的思想，設計效率大大提高，可大幅縮短星載微型GNSS接收機開發周期，完成接收機的批產，符合快速響應、快速組裝、快速發射需求。

1.2.1 SoC硬件設計

圖2給出了整個SoC硬件架構。ARM處理器作為SoC的核心功能單元，負責SoC片上AXI4總線上的UART、CAN、I2C、GPIO、FPGA等外設資源的配置與通信，并承擔導航信息處理任務。射頻芯片配置代碼以及相關器代碼均被封裝為IP核，ARM處理器通過射頻芯片配置IP核對射頻芯片的工作模式進行配置，使其工作在GPS L1/L2、BDS B1/B2工作模式。累加數據獲取中斷信號采用AXI Timer IP核在ARM處理器的控制下產生，AXI Timer IP核的時鐘由總線鐘提供。GPS/BDS導航信息處理相關器代碼也被封裝為IP核，掛接在AXI4總線上。

GPS/BD2導航信息處理相關器，主要完成GPS L1/L2、BD2 B1/B2信號的載波剝離、碼剝離和相關累加，并送給處理器完成信號的捕獲跟蹤環路處理。導航信息處理相關器主要由快速捕獲模塊、通用相關通道模塊、L1PL2P相關通道模塊和噪聲通道模塊組成，各個模塊之間流程如圖3所示。

在SoC硬件環境的構建中，累加數據獲取中斷直接采用了定時器IP核，在處理器的控制下完成計時，周期性的產生中斷信號，完成累加量的及時獲取。射頻芯片配置模塊也被封裝成用戶IP核，在初始化階段完成射頻芯片的配置，分別配置成GPS L1/L2、BD2 B1/B2通道。經驗證，自定義射頻芯片配置模塊可以直接復用，有效減少設計復雜度，提高了設計效率。

硬件環境構建完成后，即可在EDK XPS（Xilinx Platform Studio）中生成網表、比特流文件。

1.2.2 SoC導航信息處理軟件設計

導航信息處理軟件通過控制數字通道相關器，對其產生的通道累加數據和通道測量數據進行處理，完成GPS和BDS導航信號的捕獲跟蹤、定位解算，可提供每秒一次的用戶時間、位置、速度，并通過接口輸出給數管分系統。導航信息處理軟件模塊主要分為環路處理模塊、定位解算模塊、選星及參數預報模塊及數據交換模塊。圖4給出了星載微型GNSS接收機導航信息處理軟件模塊間信息流圖。

環路處理模塊完成導航星信號初始捕獲后，實現信號的精確跟蹤與同步，并對信號解調轉為原始電文幀。具體需完成的操作包括：碼精確跟蹤、載波精確跟蹤、比特位同步、電文幀同步。

定位解算模塊的功能是通過環路處理模塊提供的載波相位、碼相位、載波周數、傳輸延時、導航衛星歷書及其時間標記等信息的處理，得到偽距、偽距變化率、導航衛星時鐘及導航衛星歷書、衛星星歷等測量信息，用這些測量數據進行導航定位求解，以確定出用戶當前運動狀態（包括三維位置坐標、三維速度坐標分量等）和時間信息。

選星及參數預報模塊的功能是為通道提供搜捕依據，即預報可以捕獲的導航衛星及對應的多普勒頻移。

數據交換模塊的功能是按照數據通信協議將定位結果和原始觀測數據輸出給數管分系統。

完成導航信息處理軟件代碼的編寫，在EDK SDK（Software Development Kit）中生成二進制可執行文件后，即可進行軟硬件協同設計，在SDK中與生成的硬件平臺文件、板級支持包文件以及bit文件進行協同調試，調試通過后，即可生成.mcs文件，并燒錄到flash中。

2 原理樣機

圖5給出了采用SoC技術實現的星載微型GNSS接收機原理樣機圖（與市面某款智能手機對比圖），接收機尺寸大小為100x60x10 mm，重量約45 g，功耗約為3 W，兼容處理GPS L1/L2、BDS B1/B2信號，符合皮納型衛星對接收機提出的應用需求。

表1給出了采用SoC技術實現的星載微型GNSS接收機與幾款國外微型GNSS接收機主要性能對比。由表中結果可知，采用SoC技術實現的微型GNSS接收機尺寸與OEM4-G2L接收機相當，比其余三款接收機尺寸稍大;質量與SGR-05U接收機和OEM4-G2L接收機相當，比Phoenix接收機略大，但遠小于FOTON接收機;功耗比FOTON接收機小，比其余三款接收機大;通道數比FOTON接收機少，但是比其余三款接收機多，SGR-05U接收機與Phoenix接收機只能處理L1C/A碼，OEM4-G2L接收機能處理L1C/A碼與L2 P碼，FOTON接收機能處理L1 C/A碼與L2C碼，采用SoC技術實現的星載微型GNSS接收機能處理L1 C/A碼、L1 P碼、L2 P碼、B1民碼與B2民碼，處理能力更強，更為靈活。由此可見，采用SoC技術實現的星載微型GNSS接收機綜合性能要優于現有的其余幾款星載微型GNSS接收機。

3 結束語

本文針對皮納型衛星的應用需求，設計了一種采用SoC技術實現的星載微型GNSS接收機。該星載微型GNSS接收機具有質量小、尺寸小及成本低的特點，兼容處理GPS L1/ L2、BDS B1/B2信號，可完成雙模單頻、單模雙頻、雙模雙頻等多種模式的配置，能為皮納型衛星等空間飛行器提供精確的定位與授時服務。