1、引言

在電路測試中。常常需要測試頻率特性。電路的頻率特性體現了放大器的放大性能與輸入信號頻率之間的關系。頻率特性測試儀是顯示被測電路幅頻、相頻特性曲線的測量儀器。在此，采用集成的直接數字合成器（DDS）AD985l，現場可編程門陣列（FPGA）及外圍測量電路設計了一個頻率特性測試儀。

2、 系統總體設計方案

圖1給出該測試儀的系統結構框圖。它主要包括控制及運算模塊、測量電路模塊、顯示模塊、信號源模塊等。考慮到該系統不僅需要運算，而且還需要必要的數字控制電路，因此控制及運算模塊選用了單片機與FPGA相結合方式。由于DDS采用了相位累加合成技術，在數字域中實現頻率合成．可以輸出高精度與高純度的頻率信號，不僅頻率范圍大，精度高，控制性好，易于實現，而且避免采用單片函數發生器作為信號源時，外接電容電阻對頻率的影響，其速度也比采用數字鎖相環（PLL）頻率合成技術快。因此，根據系統所需信號源的頻帶及頻率分辨率等參數的要求，采用集成DDS器件作為信號源。AD985l是ADI公司推出的基于先進CMOS技術的高集成度DDS，在外接參考頻率源時，它能產生頻譜純凈、頻率和相位都可控且高穩定度的正弦波，具有即時頻率轉換，控制靈活，體積小，成本低，功耗小等優點。AD985l的最高晶體振蕩器為180 MHz，具有32位頻率分辨率。

通過將相位量轉換為數字脈沖量，再測量數字脈沖的占空比反映相位差的方法選擇測量方式。該方法測量精度要比采用波形分析法高，比采用相位一電壓轉換法占用存儲空間小，電路較簡單，可使測量精度和占用空間得到平衡。在幅度測量時，所用測試信號源輸出為標準正弦波，所以有效值與幅值之間存在簡單的線性關系。利用該線性關系，可將測量的有效值轉化為幅值。這種方法只需在有效值檢波器件的外圍添加適當的電阻、電容即可實現，且電路簡單。檢波器件采用AD637，當測量信號的峰值系數高達10時，附加誤差僅為1％，且頻帶較寬。

3、 硬件電路設計

3．1 信號源電路設計

信號源電路是以集成的DDS器件AD9851為核心，并結合外圍電路而構成的。為減少干擾，穩定輸出頻率，系統設計將AD9851及其外圍電路集成在印制電路板上。圖2給出其原理圖。

3．2 相位差測量電路

相位差測量電路由限幅放大電路及整形電路組成。限幅放大電路應選超高擺率，輸出電流大，耐壓高的運算放大器。同時，為使進入比較器的信號更穩定，應選取增益帶寬積較大的運算放大器。因此可選取圖3所示的LF356限幅放大電路。經限幅放大后的兩路信號需經相同的整形電路才能進入FP—GA進行相位差測量，其具體的一路整形電路如圖4所示。該整形電路以LM311作為過零比較器，采用遲滯回環比較接法，可有效避免在過零點時因信號干擾和抖動帶來的跳變。圖5給出FPGA中相位差測量電路的內部邏輯圖。其工作原理是：首先將兩路信號異或后，與其中任意的一路信號相與，得到與原信號頻率相同，以及由占空比反映相位差大小的方波，再對該方波和原信號同時計數，判斷極性后，即可得出相位差。

4 、系統軟件設計

圖6給出具體系統軟件設計流程圖。它主要包含初始化、鍵盤處理及掃頻等。

4．1 AD9851初始化輸出

AD9851的輸出頻率與控制字的關系為：控制字（32 bit）=頻率（Hz）x時鐘/232

在編寫軟件時．通過按鍵中斷程序將自動和手動掃描分為兩個子程序。主程序則在開始掃描時合并這兩個子程序，實現頻率特性的測量，這部分代碼由循環結構和判斷分支結構重復判斷并輸出。

該系統軟件設計具有良好的消息處理機制，合理、有效判斷采樣，以及良好的外部控制。

5、 測試結果

6、 結語

該系統尚存在AD9851的輸出頻率不太穩定，顯示時有時無等不足，但這些問題可用軟件修正的辦法予以克服。

系統測試時選用雙T網絡（中心頻率為5 kHz）作為被測網絡。圖7給出實測的幅頻及相頻曲線。由圖可見，實測曲線中，該網絡的中心頻率在4．8 kHz附近。

責任編輯：gt