電子發(fā)燒友App
LLC諧振變換器的優(yōu)勢！電路分析架構(gòu)如下：
第一，電路結(jié)構(gòu)相對簡單，有較高的效率。
第二，它可以在整個運行范圍內(nèi)，實現(xiàn)零電壓切換（ZVS）。所有寄生元件，包括所有半導(dǎo)體器件的結(jié)電容和變壓器的漏磁電感和激磁電感，都是用來實現(xiàn)ZVS 的，ZVS的實現(xiàn)具備的參數(shù)特性如何分解；首先看看電路的工作機理：
LLC架構(gòu)的穩(wěn)壓原理；將上述電路架構(gòu)進行參數(shù)等效分析：
A．輸入電壓或負(fù)載（RL）變化時引起VR電壓變化
Zc＝1／sCr? ?ZL＝sLr??s＝2лf
B．回路中確定Cr＆Lr的參數(shù)：上述等效電路通過改變頻率使1／sCr＋sLr（1／2лfCr ＋ 2лfLr）與Rac的分壓相應(yīng)改變，最終維持負(fù)載電壓不變，即VR不變
當(dāng)上面是有固定輸入的PFC電壓設(shè)計時，系統(tǒng)的負(fù)載變化時會造成系統(tǒng)工作頻率的變化，當(dāng)負(fù)載增加時， MOSFET開關(guān)頻率減小，當(dāng)負(fù)載減小時，開關(guān)頻率增大。
其電路的特點：
1．LLC 諧振變換器可以在寬負(fù)載范圍內(nèi)實現(xiàn)零電壓開關(guān)。
2． 能夠在輸入電壓和負(fù)載大范圍變化的情況下調(diào)節(jié)輸出，同時開關(guān)頻率變化相對很小。
3． 諧振變換器采用頻率控制，上下管的占空比各近似為50％．電路工作沒有偶次諧波分量，有好的EMI特性。
4． 無需輸出電感，可以進一步降低系統(tǒng)成本。
5． 對于低壓大電流設(shè)計如果輸出采用同步整流MOS，可以進一步提升效率。
設(shè)計中對于諧振電容的最小值要求：
Cr電容充當(dāng)直流電源：存儲能量足以支撐Q2導(dǎo)通期間為負(fù)載提供能量
滿載功率為Pomax，最大輸入電壓Vinmax，電容存儲的能量＝直流電源的在Q1導(dǎo)通期間提供能量滿足如下公式要求：
Cr最小容值滿足：
通過對LLC變換器ZVS狀態(tài)下的模態(tài)分析：
在開關(guān)管關(guān)斷時刻，諧振槽路存儲的磁能必須大于兩個開關(guān)管輸出電容完成一次充、放電所需的電能，表示為：
式中Imoff是Q1關(guān)斷時刻磁化電感Lm的電流；節(jié)點Va處的總電容Czvs
為了防止直通現(xiàn)象，需要在兩個驅(qū)動信號之間增加一個死區(qū)時間Td，確保一個開關(guān)管徹底關(guān)斷后才允許另一個開關(guān)管開啟！
為了達(dá)到ZVS，在兩個MOSFET輪換開通之間存在死區(qū)時間TD。由于工作在感性區(qū)域，因此輸入電流滯后于輸入電壓，當(dāng)半周期結(jié)束時，諧振腔的電流Ir仍然在流入，這個電流可以消耗儲存在Czvs上的電荷，從而使節(jié)點Va點的電壓降為零，所以在另一個開關(guān)MOS開啟時為零電壓開通。
在半周期結(jié)束時，諧振電流腔中的電流必須可以保證在TD時間內(nèi)，將Czvs的電荷消耗完，這就是ZVS的充分條件！ 滿足基本表達(dá)式如下：
通過表達(dá)式：減少Td意味著增加Imoff，使得開關(guān)損耗和導(dǎo)通損耗增加。上式就變?yōu)榇呕姼凶畲笾档南拗茥l件；
對于LLC 諧振電路來說死區(qū)時間的初始電流：
LLC諧振變換器能夠?qū)崿F(xiàn)ZVS必須滿足：
通過上面的表達(dá)式，我們可以通過以下三種方式讓LLC實現(xiàn)ZVS．
第一， 增加IZVS．
第二， 增加死區(qū)時間。
第三， 減小等效電容Cds1＆Cds2或者器件的Coss．
在實際我們調(diào)試時發(fā)現(xiàn)，在開機啟動時LLC－諧振變換器啟動時存在二極反向恢復(fù)硬開關(guān)問題；
LLC－諧振變換器啟動時二極反向恢復(fù)／理論分析（如下示意圖參考）
LLC－諧振變換器啟動時的二極反向恢復(fù)硬開關(guān)問題，如何改善？
由于LLC工作狀態(tài)是ZVS；建議盡量增大開通電阻Rg1on＆Rg2on
LLC啟動時上管的D1反向恢復(fù)回路通過設(shè)計高頻C 降低電流
我們是否還有更好的方法？當(dāng)然優(yōu)秀的LLC設(shè)計控制IC也會是不錯的選擇的?。?br style="overflow-wrap: break-word; font-size: 16px; color: rgb(51, 51, 51); font-family: 微軟雅黑;" />
第一，電路結(jié)構(gòu)相對簡單，有較高的效率。
第二，它可以在整個運行范圍內(nèi)，實現(xiàn)零電壓切換（ZVS）。所有寄生元件，包括所有半導(dǎo)體器件的結(jié)電容和變壓器的漏磁電感和激磁電感，都是用來實現(xiàn)ZVS 的，ZVS的實現(xiàn)具備的參數(shù)特性如何分解；首先看看電路的工作機理：
LLC架構(gòu)的穩(wěn)壓原理；將上述電路架構(gòu)進行參數(shù)等效分析：
A．輸入電壓或負(fù)載（RL）變化時引起VR電壓變化
Zc＝1／sCr? ?ZL＝sLr??s＝2лf
B．回路中確定Cr＆Lr的參數(shù)：上述等效電路通過改變頻率使1／sCr＋sLr（1／2лfCr ＋ 2лfLr）與Rac的分壓相應(yīng)改變，最終維持負(fù)載電壓不變，即VR不變
當(dāng)上面是有固定輸入的PFC電壓設(shè)計時，系統(tǒng)的負(fù)載變化時會造成系統(tǒng)工作頻率的變化，當(dāng)負(fù)載增加時， MOSFET開關(guān)頻率減小，當(dāng)負(fù)載減小時，開關(guān)頻率增大。
其電路的特點：
1．LLC 諧振變換器可以在寬負(fù)載范圍內(nèi)實現(xiàn)零電壓開關(guān)。
2． 能夠在輸入電壓和負(fù)載大范圍變化的情況下調(diào)節(jié)輸出，同時開關(guān)頻率變化相對很小。
3． 諧振變換器采用頻率控制，上下管的占空比各近似為50％．電路工作沒有偶次諧波分量，有好的EMI特性。
4． 無需輸出電感，可以進一步降低系統(tǒng)成本。
5． 對于低壓大電流設(shè)計如果輸出采用同步整流MOS，可以進一步提升效率。
設(shè)計中對于諧振電容的最小值要求：
Cr電容充當(dāng)直流電源：存儲能量足以支撐Q2導(dǎo)通期間為負(fù)載提供能量
滿載功率為Pomax，最大輸入電壓Vinmax，電容存儲的能量＝直流電源的在Q1導(dǎo)通期間提供能量滿足如下公式要求：
Cr最小容值滿足：
通過對LLC變換器ZVS狀態(tài)下的模態(tài)分析：
在開關(guān)管關(guān)斷時刻，諧振槽路存儲的磁能必須大于兩個開關(guān)管輸出電容完成一次充、放電所需的電能，表示為：
式中Imoff是Q1關(guān)斷時刻磁化電感Lm的電流；節(jié)點Va處的總電容Czvs
為了防止直通現(xiàn)象，需要在兩個驅(qū)動信號之間增加一個死區(qū)時間Td，確保一個開關(guān)管徹底關(guān)斷后才允許另一個開關(guān)管開啟！
為了達(dá)到ZVS，在兩個MOSFET輪換開通之間存在死區(qū)時間TD。由于工作在感性區(qū)域，因此輸入電流滯后于輸入電壓，當(dāng)半周期結(jié)束時，諧振腔的電流Ir仍然在流入，這個電流可以消耗儲存在Czvs上的電荷，從而使節(jié)點Va點的電壓降為零，所以在另一個開關(guān)MOS開啟時為零電壓開通。
在半周期結(jié)束時，諧振電流腔中的電流必須可以保證在TD時間內(nèi)，將Czvs的電荷消耗完，這就是ZVS的充分條件！ 滿足基本表達(dá)式如下：
通過表達(dá)式：減少Td意味著增加Imoff，使得開關(guān)損耗和導(dǎo)通損耗增加。上式就變?yōu)榇呕姼凶畲笾档南拗茥l件；
對于LLC 諧振電路來說死區(qū)時間的初始電流：
LLC諧振變換器能夠?qū)崿F(xiàn)ZVS必須滿足：
通過上面的表達(dá)式，我們可以通過以下三種方式讓LLC實現(xiàn)ZVS．
第一， 增加IZVS．
第二， 增加死區(qū)時間。
第三， 減小等效電容Cds1＆Cds2或者器件的Coss．
在實際我們調(diào)試時發(fā)現(xiàn)，在開機啟動時LLC－諧振變換器啟動時存在二極反向恢復(fù)硬開關(guān)問題；
LLC－諧振變換器啟動時二極反向恢復(fù)／理論分析（如下示意圖參考）
LLC－諧振變換器啟動時的二極反向恢復(fù)硬開關(guān)問題，如何改善？
由于LLC工作狀態(tài)是ZVS；建議盡量增大開通電阻Rg1on＆Rg2on
LLC啟動時上管的D1反向恢復(fù)回路通過設(shè)計高頻C 降低電流
我們是否還有更好的方法？當(dāng)然優(yōu)秀的LLC設(shè)計控制IC也會是不錯的選擇的?。?br style="overflow-wrap: break-word; font-size: 16px; color: rgb(51, 51, 51); font-family: 微軟雅黑;" />
工商網(wǎng)監(jiān)
評論