1 基準(zhǔn)電壓輸入

逐次逼近型ADC的簡(jiǎn)化原理圖見(jiàn)圖1.采樣間隔期間，容性DAC連接至ADC輸入，并且與輸入電壓成比例的電荷被存儲(chǔ)在電容器中。轉(zhuǎn)換開(kāi)始后，DAC從輸入端斷開(kāi)。轉(zhuǎn)換算法逐個(gè)開(kāi)關(guān)每一位至基準(zhǔn)電壓或地。電容上的電荷再分配可導(dǎo)致電流流入或流出基準(zhǔn)電壓源。動(dòng)態(tài)電流負(fù)載是ADC吞吐速率和控制位檢驗(yàn)的內(nèi)部時(shí)鐘的函數(shù)。最高有效位（MSB）保持大部分的電荷，需要大部分電流。

圖1. 16位逐次接近型ADC原理簡(jiǎn)化圖

圖2顯示AD7980、16位、1 MSPS、PulSAR? 逐次逼近型ADC基準(zhǔn)電壓輸入端的動(dòng)態(tài)電流負(fù)載。通過(guò)觀察基準(zhǔn)電壓源和基準(zhǔn)電壓引腳之間500 Ω電阻上的電壓降，得出測(cè)量值。曲線顯示電流尖峰高達(dá)2.5 mA，并且在整個(gè)轉(zhuǎn)換期間分布著較小的尖峰。

圖2. AD7980動(dòng)態(tài)基準(zhǔn)電流

若要支持該電流，同時(shí)保持基準(zhǔn)電壓的無(wú)噪聲特性，需在盡可能靠近基準(zhǔn)電壓輸入放置一個(gè)高數(shù)值、低ESR的儲(chǔ)能電容，通常為10 μF或更大。較大的電容會(huì)進(jìn)一步平滑電流負(fù)載，并降低基準(zhǔn)電壓源電路的負(fù)擔(dān)，但極大的電容會(huì)產(chǎn)生穩(wěn)定性問(wèn)題。基準(zhǔn)電壓源必須要能提供灌滿基準(zhǔn)電容所需的平均電流，而不會(huì)導(dǎo)致基準(zhǔn)電壓下降過(guò)大。在ADC數(shù)據(jù)手冊(cè)中，基準(zhǔn)輸入電流平均值通常在特定的吞吐速率下指定。例如，在AD7980數(shù)據(jù)手冊(cè)中，將1 MSPS下5 V基準(zhǔn)電壓源的平均基準(zhǔn)電流指定為330 μA典型值。兩次轉(zhuǎn)換之間不消耗電流，因此基準(zhǔn)電流隨吞吐速率成線性變化，在100 kSPS時(shí)降至33 μA.基準(zhǔn)電壓源--或基準(zhǔn)電壓緩沖器--在最高的目標(biāo)頻率下必須具有足夠低的輸出阻抗，以便在ADC輸入端保持電壓水平，使電壓不至于因?yàn)殡娏鞫a(chǎn)生太大的壓降。

2 基準(zhǔn)電壓源輸出驅(qū)動(dòng)

圖3顯示典型的基準(zhǔn)電壓源電路。基準(zhǔn)電壓源可集成具有足夠驅(qū)動(dòng)電流的緩沖器，也可采用適當(dāng)?shù)?a target="_blank">運(yùn)算放大器作為緩沖器。為避免轉(zhuǎn)換誤差，特定吞吐速率下所需的平均電流不應(yīng)使基準(zhǔn)電壓下降超過(guò)? LSB.該誤差在突發(fā)轉(zhuǎn)換中最為明顯，因?yàn)榇送掏滤俾氏禄鶞?zhǔn)負(fù)載將從零變化到平均基準(zhǔn)電流。

圖3. 典型精密逐次逼近型ADC基準(zhǔn)電壓源電路

AD7980為16位ADC，其IREF = 330 μA，VREF = 5 V;使用該ADC作為確定基準(zhǔn)電壓源是否具有足夠驅(qū)動(dòng)能力的示例，則對(duì)于? LSB壓降，最大允許輸出阻抗為：

大部分基準(zhǔn)電壓源不指定輸出阻抗，但會(huì)指定負(fù)載調(diào)整率，通常以ppm/mA表示。將其乘以基準(zhǔn)電壓并除以1000即可轉(zhuǎn)換為輸出阻抗。例如，ADR435超低噪聲XFET? 5 V基準(zhǔn)電壓源指定流出電流時(shí)的最大負(fù)載調(diào)整率為15 ppm/mA.轉(zhuǎn)換為電阻，可得：

因此，就輸出阻抗而言，ADR435應(yīng)該足夠了。它可流出的最大電流為10 mA，足夠處理330 μA的平均基準(zhǔn)電流。當(dāng)ADC輸入電壓超出基準(zhǔn)電壓，哪怕只有很短的一段時(shí)間，它也會(huì)向基準(zhǔn)電壓源注入電流，因此基準(zhǔn)電壓源必須要能吸取一定量的電流。圖4顯示ADC和基準(zhǔn)電壓輸入之間的二極管連接，在輸入超量程條件下它可造成電流流入基準(zhǔn)電壓源。與某些老的基準(zhǔn)電壓源不同，ADR435能吸收10 mA電流。

圖4. AD7980模擬輸入結(jié)構(gòu)

由于基準(zhǔn)電流的參數(shù)要求與吞吐速率成線性關(guān)系，較低的吞吐速率或使用較低吞吐率的ADC（如500 kSPS AD7988-5或100 kSPS AD7988-1（IREF = 250 μA）時(shí)，可采用較高輸出阻抗（功耗較低）的基準(zhǔn)電壓源。通過(guò)降低基準(zhǔn)電流，可算出最大輸出阻抗。請(qǐng)注意，這些公式僅作參考準(zhǔn)則，對(duì)選擇的基準(zhǔn)電壓源必須測(cè)試硬件驅(qū)動(dòng)能力。

當(dāng)所選基準(zhǔn)電壓源的驅(qū)動(dòng)能力不夠時(shí)，或者首選微功耗基準(zhǔn)電壓源時(shí)，可使用基準(zhǔn)電壓緩沖器。可通過(guò)將適當(dāng)?shù)倪\(yùn)算放大器配置為單位增益而實(shí)現(xiàn)。運(yùn)算放大器必須具有低噪聲和適當(dāng)?shù)妮敵鲵?qū)動(dòng)能力，并且要能夠穩(wěn)定工作在較大容性負(fù)載下。它還必須要能提供所需電流。通常不指定運(yùn)算放大器的輸出阻抗，但一般可通過(guò)輸出阻抗與頻率的關(guān)系圖確定，如圖5中的AD8031 80 MHz軌到軌運(yùn)算放大器所示。

圖5. AD8031 ROUT 與頻率

位于100 kHz以下，則輸出阻抗低于0.1 Ω；而直流時(shí)則低于0.05 Ω，因此就我們1 MSPS下驅(qū)動(dòng)AD7980的示例而言，它是不錯(cuò)的選擇。在寬頻率范圍內(nèi)保持低輸出阻抗對(duì)于驅(qū)動(dòng)基準(zhǔn)電壓輸入而言非常重要。即便是較大的電容值，儲(chǔ)能電容也永遠(yuǎn)無(wú)法消除基準(zhǔn)電壓輸入端消耗的電流。電流紋波的頻率成分是吞吐速率和輸入信號(hào)帶寬的函數(shù)。大儲(chǔ)能電容處理與吞吐速率相關(guān)的高頻電流，而基準(zhǔn)電壓緩沖器必須能夠在最大輸入信號(hào)頻率（或儲(chǔ)能電容阻抗變得足夠低，可提供所需電流的頻率）保持低阻抗。基準(zhǔn)電壓源數(shù)據(jù)手冊(cè)中的典型曲線顯示輸出阻抗與頻率的關(guān)系，選擇基準(zhǔn)電壓源時(shí)應(yīng)加以考慮。

AD8031就是一個(gè)很好的選擇，它在容性負(fù)載大于10 μF時(shí)性能穩(wěn)定。其它運(yùn)算放大器（比如ADA4841）也會(huì)在大電容下穩(wěn)定，因?yàn)樗鼈冎饕?qū)動(dòng)穩(wěn)定的直流電平，但某些特定的運(yùn)算放大器必須測(cè)試確定加載特性。在電容之前使用串聯(lián)電阻以保持穩(wěn)定并不是個(gè)好主意，因?yàn)檫@會(huì)增加輸出阻抗。

以一個(gè)基準(zhǔn)電壓源驅(qū)動(dòng)多個(gè)ADC時(shí)，基準(zhǔn)電壓緩沖器非常有用，比如圖6中顯示的同步采樣應(yīng)用中的情形。

圖6. 基準(zhǔn)電壓源電路驅(qū)動(dòng)多個(gè)ADC

所有ADC基準(zhǔn)電壓輸入都有各自的儲(chǔ)能電容，盡可能靠近基準(zhǔn)電壓輸入引腳放置。每條從基準(zhǔn)電壓輸入出發(fā)的走線經(jīng)路由后返回位于基準(zhǔn)電壓緩沖器輸出端的星型連接，最大程度降低串?dāng)_效應(yīng)。具有低輸出阻抗和高輸出電流能力的基準(zhǔn)電壓緩沖器可驅(qū)動(dòng)許多ADC，具體取決于電流要求。請(qǐng)注意，緩沖器必須要能在額外電容下穩(wěn)定，該額外電容與多個(gè)基準(zhǔn)電壓電容有關(guān)。

3 噪聲和溫度漂移

一旦確定了驅(qū)動(dòng)能力，必須確保基準(zhǔn)電壓源電路的噪聲不影響ADC性能。為了保持信噪比（SNR）和其它規(guī)格，必須將基準(zhǔn)電壓源噪聲貢獻(xiàn)限定為ADC噪聲的一小部分（比較理想的是20%或更低）。AD7980集成5 V基準(zhǔn)電壓源，額定SNR為91 dB.轉(zhuǎn)換為rms可得：

因此，基準(zhǔn)電壓源電路應(yīng)具有不超過(guò)10 μV rms的噪聲，以便最大程度減少對(duì)SNR造成的影響。基準(zhǔn)電壓源和運(yùn)算放大器的噪聲規(guī)格通常可分為兩部分：低頻噪聲（1/f）和寬帶噪聲。結(jié)合這兩部分可得到基準(zhǔn)電壓源電路的總噪聲貢獻(xiàn)。圖7顯示ADR431 2.5 V基準(zhǔn)電壓源的典型噪聲與頻率關(guān)系曲線圖。

圖7. 帶補(bǔ)償網(wǎng)絡(luò)的ADR431噪聲曲線

ADR435補(bǔ)償其內(nèi)部運(yùn)算放大器，驅(qū)動(dòng)大容性負(fù)載并避免噪聲峰化，使其非常適合與ADC一同使用。更詳盡的敘述可參見(jiàn)數(shù)據(jù)手冊(cè)。采用10 μF電容，其噪聲額定值為8 μV p-p 1/f（0.1 Hz至10 Hz），寬帶噪聲頻譜密度為115 nV/√Hz.估計(jì)噪聲帶寬為3 kHz.若要將1/f噪聲從峰峰值轉(zhuǎn)換為均方根（rms），可除以6.6：

然后，使用10 μF電容下的估計(jì)帶寬計(jì)算寬帶噪聲貢獻(xiàn)。有效帶寬由下式確定：

使用該有效帶寬計(jì)算rms寬帶噪聲：

總rms噪聲是低頻噪聲和寬帶噪聲的平方和開(kāi)根：

結(jié)果低于10 ？V rms，因此不會(huì)對(duì)ADC的SNR造成太大影響。這些計(jì)算可用來(lái)估算基準(zhǔn)電壓源的噪聲貢獻(xiàn)，以判斷其穩(wěn)定性，但需要在工作臺(tái)上使用真實(shí)硬件對(duì)數(shù)據(jù)進(jìn)行驗(yàn)證。

若緩沖器在基準(zhǔn)電壓源之后使用，則同樣的分析可用于計(jì)算噪聲貢獻(xiàn)。例如，AD8031具有15 nV/√Hz的噪聲頻譜密度。由于輸出端具有10 μF電容，其測(cè)量帶寬下降至大約16 kHz.使用此帶寬和噪聲密度，同時(shí)忽略1/f噪聲，則噪聲貢獻(xiàn)為2.4 μV rms.對(duì)基準(zhǔn)電壓源緩沖器噪聲和基準(zhǔn)電壓源噪聲進(jìn)行平方和開(kāi)根計(jì)算，即可得到總噪聲的估算值。通常，基準(zhǔn)電壓源緩沖器的噪聲密度遠(yuǎn)低于基準(zhǔn)電壓源噪聲密度。

使用基準(zhǔn)電壓源緩沖器時(shí)，可通過(guò)在基準(zhǔn)電壓輸出添加一個(gè)極低截止頻率的RC濾波器，對(duì)來(lái)自基準(zhǔn)電壓源的噪聲進(jìn)行帶寬限制，如圖8所示。考慮到基準(zhǔn)電壓源通常是噪聲的主要，這樣做可能會(huì)非常有效。

圖8. 帶RC濾波的基準(zhǔn)電壓源

選擇基準(zhǔn)電壓源時(shí)的一些其它重要考慮因素包括初始精度和溫度漂移。初始精度以%或mV為單位。許多系統(tǒng)允許校準(zhǔn)，因此初始精度不如漂移那么重要，而漂移通常以ppm/°C或μV/°C為單位。大多數(shù)優(yōu)秀的基準(zhǔn)電壓源漂移低于10 ppm/°C，而ADR45xx系列更是將漂移驅(qū)動(dòng)至僅有數(shù)ppm/°C.該漂移必須納入系統(tǒng)誤差預(yù)算中。

4 基準(zhǔn)電壓源故障排除

設(shè)計(jì)不佳的基準(zhǔn)電壓源電路可能導(dǎo)致嚴(yán)重的轉(zhuǎn)換錯(cuò)誤。最常見(jiàn)的基準(zhǔn)電壓源問(wèn)題是來(lái)自ADC的重復(fù)或“粘連”代碼問(wèn)題。當(dāng)基準(zhǔn)電壓源輸入端噪聲足夠大，便可能造成ADC作出錯(cuò)誤的位判斷。哪怕輸入有所改變，它也以同樣的代碼重復(fù)出現(xiàn)多次，或者在較低的有效位中填充重復(fù)的1或0字串，如圖9所示。紅色圓圈區(qū)域中，ADC出現(xiàn)粘連，重復(fù)返回相同的代碼。通常滿量程附近的問(wèn)題更嚴(yán)重，因?yàn)榛鶞?zhǔn)電壓源噪聲對(duì)較高有效位的判斷產(chǎn)生的影響更大。一旦作出錯(cuò)誤的位判斷，其余位便填充1或0.

圖9. ADC傳遞函數(shù)中的“粘連”代碼

導(dǎo)致出現(xiàn)“粘連”位的最常見(jiàn)原因是基準(zhǔn)電壓源電容的尺寸與位置、基準(zhǔn)電壓源/基準(zhǔn)電壓源緩沖器的驅(qū)動(dòng)能力不足，或是基準(zhǔn)電壓源/基準(zhǔn)電壓源緩沖器選型不當(dāng)導(dǎo)致過(guò)量噪聲。

將儲(chǔ)能電容放置在ADC的基準(zhǔn)電壓源輸入引腳附近并使用寬走線實(shí)現(xiàn)連接很重要，如圖10所示。使用多個(gè)過(guò)孔將電容連接至接地層，可獲得較低的阻抗路徑。若基準(zhǔn)電壓源具有專用地，則電容應(yīng)當(dāng)通過(guò)寬走線連接至該引腳附近。由于電容用作電荷庫(kù)，它必須足夠大，以限制衰減，并且必須具有低ESR特性。具有X5R電介質(zhì)的陶瓷電容是個(gè)不錯(cuò)的選擇。電容典型值為10 μF至47 μF范圍內(nèi)，但根據(jù)ADC的電流要求，有時(shí)也可使用較小數(shù)值的電容。

圖10. 典型基準(zhǔn)電壓源電容布局

驅(qū)動(dòng)能力不足是另一個(gè)問(wèn)題，特別是使用低功耗基準(zhǔn)電壓源或微功耗基準(zhǔn)電壓源緩沖器，因?yàn)樗鼈兺ǔ＞哂懈叩枚嗟妮敵鲎杩梗S頻率而明顯增加。使用吞吐速率較高的ADC時(shí)，這個(gè)問(wèn)題尤其明顯，因?yàn)橥掏滤俾瘦^低時(shí)，電流要求更高。

來(lái)自基準(zhǔn)電壓源或基準(zhǔn)電壓源緩沖器的過(guò)量噪聲與轉(zhuǎn)換器的LSB大小有關(guān)，也可能會(huì)造成粘連代碼，因此基準(zhǔn)電壓源電路的電壓噪聲必須保持為L(zhǎng)SB電壓的一小部分。

5 結(jié)論

本文討論了如何針對(duì)精密逐次逼近型ADC設(shè)計(jì)基準(zhǔn)電壓源電路，并強(qiáng)調(diào)了如何判斷某些常見(jiàn)問(wèn)題。文中的計(jì)算公式用于估算基準(zhǔn)電壓源電路的驅(qū)動(dòng)能力和噪聲要求，以便有更高的概率使該電路通過(guò)硬件測(cè)試。