打盹模塊

　　電壓水平對于靜態和動態功耗都至關重要，，但降低電壓就不能以給定的頻率正確執行。然而，正如時鐘門控技術可短期節省模塊的功率一樣，電壓水平也可以臨時改變。這一理念利用了狀態保持需要的電壓比狀態變化需要的電壓更少這一事實。把模塊置于這種低電壓模式被稱為 “打盹”狀態。然而，實施打盹功能比時鐘門控技術更復雜，它還需要盡早指示狀態變化，這樣電壓水平可以即時調回，而不影響性能。

　　打盹狀態的典型實施方法不是為了降低 Vdd，而是為了提高接地電平。最終的效果是相同的，降低電壓差和減少漏電。飛思卡爾在 45nm P50x0 器件的高速緩存中推出打盹功能，而且 28nm e6500 內核支持打盹功能。

　　（圖字）正常；打盹

　　圖3：提高接地以降低相對于 Vdd 的電壓差，從而降低靜態和動態功耗。

　　電壓 ID

　　電壓識別 - VID，監控半導體器件制造的工藝變化。假定漏晶體管能提供快速器件 - 即更易驅動，以及高功耗器件，那么通常可以通過采用較低的電壓來降低速度和功耗。這可以使器件群更緊密地聯系在一起，從而產生更統一的系統，同時實現更大的產出。

　　帶VID的器件在生產測試階段會獲得標識，這個標識會通過熔斷或其它永久機械手段印在器件上。然而，需要電源能夠慢慢調節電壓才能讓 VID 起作用。在啟動過程中會讀取 ID，并相應地調整電壓。

　　（圖字）功率；頻率；頻率過低；功率過高

　　圖4：通過這個示例可以看到器件群如何傳播以及 VID 如何能允許電源規格之外的器件移入，或者看到推動群聚集以便使功率和頻率更統一。

　　主動節電

　　感知所需的性能/吞吐量可以進一步節電。這通常通過讓軟件指定性能需求（如操作系統觀察空閑狀態，盡可能降低性能）來實現。正如下文所述，它也可以通過硬件感應硬件塊上的系統負荷，特別是使用硬件排隊機制來實現。在復雜系統中，對于優化功耗來說，來自空調、風扇和其它熱設備的功耗比單個器件更重要。由于功耗隨著溫度升高而大大增加，因此熱感應是一個重要方面。

　　動態電壓和頻率調節

　　器件利用率低可以減少其計算吞吐量，一般來說，最簡單方法是通過降低內核的時鐘頻率來實現，從而節省動態功耗。降低頻率通常容易實現：使用來自同一個系統定時器但帶有不同頻率輸出的多個 PLL。也可以使用一個 PLL 并擁有時鐘分頻器將頻率減半，或減少四分之一等來實現同樣目的。多核器件經常把幾個 PLL 融合在一起，用于這些內核，而且每個內核有數個分頻器。這樣可允許每個內核根據其負載 以獨立的頻率范圍運行。這種技術稱為動態頻率調節（Dynamic Frequency Scaling） - DFS，常用于飛思卡爾的 QorIQ 產品中，請參見圖 5 的實施示例。

　　（圖字）系統時鐘；時鐘選擇（每 CPU）；e500 內核；I-緩存；D-緩存；128KB L2 緩存

　　圖5：使用 PLL 和分頻器組合的多核器件的頻率選擇實施示例。

　　如果降低頻率，則不再需要努力驅動器件，也同樣可以減少電壓。這將影響動態和靜態功耗，并且其增益比單獨的 DFS 更大。動態電壓調節 – DVS 本身是不可能實現的，因此，它通常被稱為 DVFS。雖然電壓調節的好處更多，但也更為復雜。正如 VID 要求電源能夠慢慢改變電壓水平， DVS 也是如此。有了 DVS，操作時也需要實現動態化，并面臨一些挑戰。多核器件的每個內核通常有不同的電壓需求，以實現節能，同時內核可能處于不同的負載下，而且隨著內核數量的增加，需要的電源平面數量相當大，這對于直接成本和板卡面積來說是不切實際的，而且非常昂貴。其次，改變電壓水平的過程相對較慢，從低負載情況調整到突發情況會增加過程延遲，會導致不均衡的過程時間，甚至導致數據丟失。在實時系統中，這往往是不可取的。飛思卡爾的 QorIQ 器件不支持 DVS，但推出了不同的技術–SRPG，更好地發揮了現代器件有多個內核的優勢，接下來我們將討論這個方面。

　　狀態保持功率門控

　　最高能效的節電是完全關閉所有不需要的部件，節省所有動態和靜態功耗，采用多核器件已使其成為了現實，因為增加的內核數量改進了功率/性能粒度。然而，這還不是非常切合實際，因為它需要大量的時間和精力來恢復執行狀態。對于內核而言，這是一個部分啟動程序，需要重新初始化內核寄存器、堆棧和堆配置、MMU 等，此外，還要將內核添加到操作系統調度程序。關閉部分器件也難以有效地實施，因為啟用和禁用部分之間的電壓差很容易導致不穩定、漏電、甚至損壞組件。模塊之間的隔離也會影響塊本身的性能。此外，還需要有不同的電源平面，這會增加芯片尺寸或外部組件的數量。

　　飛思卡爾應對這一挑戰的解決方案是在高端 QorIQ 器件中推出了 SRPG –狀態保持功率門控（SRPG）。其思路是將模塊狀態保持門控與非狀態保持邏輯分開供電，非狀態保持邏輯通常是較大的集。SRPG允許在低功耗和活動狀態之間非常快速地進行轉換，本質上說是VDD回調，并且必須重新達到一個穩定水平 - 這通常可能是一個亞微秒事件。與完全關閉的概念類似，SRPG理念節省了全部動態功耗和幾乎所有靜態功耗。該技術的高速功能允許不同的執行方式，其中模塊始終處于關閉狀態，直到被主動請求要執行一些任務，隨后它們被喚醒，執行任務，然后又返回到低功耗狀態。這一概念經常用于超低功耗 MCU 解決方案中。然而，根據應用使用情況可能需要修改軟件。

　　（圖字）邏輯；flip flop：觸發器

　　圖6：將狀態保持觸發器和邏輯分開供電，可使邏輯掉電，并在空閑和激活模式之間快速切換。

　　熱傳感

　　器件的性能、功耗和結溫之間有緊密的聯系，這樣能夠感應到它們并能夠在系統開始出現不穩定的功率狀態時做出反應，就變得很重要。在許多位置都可以感應到溫度，但最重要、最準確的溫度感應直接在芯片本身上。集成式溫度傳感器長期以來一直是高性能器件的標準，但后來一般只采用一個模擬輸出，這需要一個外部 ADC 將溫度進行數字化處理并進行反饋，通常通過一些標準的接口，如 I2C，來執行。

　　由于半導體器件的功耗隨著溫度的增加而增加，因此當 Tj 較高時，以更高的速率運行外部冷卻設備是典型的節電做法。然而，最佳溫度取決于器件和系統的功能、位置等綜合因素，并且最有效點（sweet spot）會變化。因此，更精確的溫度傳感器、快速反饋和更寬的芯片溫度設置可節省電力，因為它可以提供更嚴格的控制回路，以平衡內部負載、控制外部溫度，如風扇和 AC。因此，飛思卡爾在努力為 QorIQ 器件開發一個完整的集成式溫度單元。該溫度單元將包含多個高精度溫度傳感器（針對芯片的不同部件）以及集??成的 ADC、統計和看門狗/中斷功能。

　　負載傳感

　　與溫度傳感同樣重要的是要了解系統負載，過去通過內核負載檢查實現。然而，內核負載只告訴我們瞬時工作和突發情況，而空閑系統可能提供一個錯誤的視圖。現代多核器件還擁有與內核分隔開的高度自主的加速器。因此，系統負載不一定與內核負載相同。

　　飛思卡爾的DPAA（數據路徑加速架構）技術表達了這樣一個概念：傳統的低端器件驅動器被推到硬件中以降低緩沖器和隊列管理等負載。硬件了解隊列情況，這可以提供一個新的硬件負載傳感功能，從而有助于電源管理。飛思卡爾將這一概念稱之為級聯電源管理（Cascaded power management）。該技術可根據隊列情況通知內核進入睡眠模式或被喚醒。還可以檢測處于低功耗模式時的突發狀況時，并可根據配置采取適當的行動；可以是保持低功耗模式并用活動內核來進行處理，或喚醒其他內核。

　　結論

　　電源管理變得越來越重要，多核器件為平衡功耗和性能提供了許多新方法。本文開頭部分描述了影響功耗的一些基本要素，然后介紹了解決這些問題的新概念和技術。被動和主動節電技術發揮了重要作用，這些技術使功耗始終保持在最低限度，還可以根據系統負載情況最大限度地降低功耗。

　　Freescale和Freescale標識是飛思卡爾半導體公司在美國專利商標局注冊的商標。CoreNet 和 QorIQ是飛思卡爾半導體公司的商標。所有其他產品和服務名稱是其各自所有者的財產。Power Architecture和Power .org文字標識及Power和Power.org標識及相關標識是Power.org的許可商標和服務標識。