數字顯示電路顯示出便于人們觀測、查看的十進制數字。顯示譯碼器主要由譯碼器和驅動器兩部分組成,通常這二者都集成在一塊芯片中。
2011-11-16 14:40:12
6578 138譯碼器的設置目的是為了實現IO復用,單片機上IO資源緊張,掛載的外設較多,為了解決這一矛盾,引入了138譯碼器單個138譯碼器能夠利用3個IO實現8路選擇(在邏輯上相當于擴展了5個IO),比賽
2022-01-12 07:25:11
一、3位二進制數,可表達2^3=8種狀態,這是38譯碼器。本質上它用較少的數據位(3bit)組合出(有叫指定)較多的數據(8種組合),我們把較少數據位的這種‘碼’換個名稱“地址”。
1、 38
2024-07-05 10:22:44
譯碼器1. 譯碼器定義譯碼器是一種用以檢測輸入位(碼)的特定組合是否存在,并以特定的輸出電平來指示這種特定碼的存在的數字電路。——《數字電子技術基礎系統方法》譯碼器的功能是將具有特定含義的二進制碼
2021-12-07 09:37:27
這是譯碼器的一些資料。
2014-07-13 11:59:08
。TTL、CMOS又沒有現成譯碼器可用。故而用二極管搭建此特殊譯碼器,簡單、可靠低成本與現有系統親和度高。我的高一級的產品顯示部分用的是人機界面。
2016-11-17 09:40:39
將譯碼器的使能端看做輸入端、譯碼器的輸入端看做地址端,則全譯碼器可作什么使用
2015-05-18 11:41:06
【摘要】:Viterbi譯碼器在通信系統中應用非常普遍,針對采用DSP只能進行相對較低速率的Vit-erbi譯碼的問題,人們開始采用FPGA實現高速率Viterbi譯碼。本文首先簡單描述了
2010-04-26 16:08:39
對不同的設計方法進行分析和比較,選擇優化的設計方法,利用VHDL分別設計(15,7)BCH碼的編碼器和譯碼器,并能夠對兩部分進行單獨仿真調試,實現其相應的功能。
2012-05-10 11:36:06
在DIY的時候,有多元的選擇是最好的。不同品種,不同的廠家,可必免斷供,不同的型號可避免漲價打消制作的想法。在CPU或MCU中譯碼器器至關重要,多位譯碼器可使用74138多片聯級,4位譯碼器可選
2022-10-02 16:40:44
LDPC碼是近年來發展較快且日趨成熟的一種信道編碼方案,因其具有的優越性能和實用價值而被人們認知,但由于隨機結構的LDPC碼編譯碼器硬件實現較為復雜,具有的準循環特性QC_LDPC碼已成為IEEE802.11n(WiFi)、IEEE802.16e(WiMAX)、(DVB—S2)等眾多標準的信道編碼方案。
2019-09-30 07:19:45
如何利用VHDL實現線性分組碼編譯碼器的設計?
2021-04-28 06:41:40
硬件實現KEELOQ技術的加密過程HCS301跳碼編碼器的管腳及其功能TDH6301跳碼譯碼器的管腳及其功能HCS301的應用電路
2021-04-08 06:11:11
本文通過對長BCH碼優化方法的研究與討論,針對標準中二進制BCH碼的特性,設計了實現該譯碼器的FPGA硬件結構。
2021-06-15 09:23:27
BCH碼是目前最為常用的糾錯碼之一,我國的數字電視廣播地面傳輸標準DTMB也使用了縮短的BCH碼作為前向糾錯編碼的外碼。針對該BCH碼的特點,采用BM譯碼算法,設計了一種實時譯碼器。與其它設計方案
2021-05-25 07:04:32
本文研究了RS碼的實現方法,并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS編譯碼器的設計,同時對其進行了仿真和在線調試,并給出了功能仿真圖和測試結果。時序仿真結果表明,該編譯碼器能實現預期功能。
2021-06-21 06:23:53
了一種合適的硬件實現結構,因而在保證譯碼器較高性能和較快譯碼速度的情況下,以較低的硬件資源實現了兩種碼率的復用。
2019-08-23 07:22:50
基于FPGA的Turbo碼編譯碼器各模塊實現的 VHDL或verilog HDL程序。急求啊謝謝大神啦!!
2015-06-08 22:45:24
截短Reed-Solomon碼譯碼器的FPGA實現提出了一種改進的BM算法,并在此基礎上提出了一種大量采用并行結構的截短RS碼譯碼器的實現方式。驗證表明,該算法能顯著提高基于FPGA的RS譯碼器
2009-09-19 09:39:43
截短Reed_Solomon碼譯碼器的FPGA實現提 出 了 一 種 改 進 的 算 法 并 在 此 基 礎 上 提 出 了 一 種 大 量 采 用 并 行 結 構 的 截 短 碼譯 碼 器 的 實
2012-08-11 15:50:06
譯碼器定義:把具有特定意義信息的二進制代碼翻譯出來的過程稱為譯碼,實現譯碼操作的電路稱為譯碼器。
譯碼:編碼的逆過程,將編碼時賦予代碼的特定含義“翻譯”出來。
譯碼器:實現譯碼功能的電路。
2025-03-26 11:11:10
畢業設計 基于EDA的CMI碼編碼譯碼器的設計,共20頁,7505字 摘要 CMI碼是一種應用于PCM四次群和光纖傳輸系統中的常用線路碼型,它具有碼變換設備簡單、便于時鐘提取、有一定的糾錯能力
2009-03-25 13:19:20
求multisim數碼顯示譯碼器仿真!!!!譯碼器是CC4511。。。。。我的調不太通,希望看看大神做的成品,參考一下!!!!,很急!
2015-12-21 21:13:26
滾動碼解碼芯片TDH6301資料下載內容主要介紹了:TDH6301引腳功能TDH6301功能和特點TDH6301應用范圍TDH6301應用電路
2021-04-01 07:17:00
Turbo碼編碼器的FPGA實現Turbo碼譯碼器的FPGA實現Turbo碼編譯碼器的性能有哪些?
2021-05-07 06:06:23
編碼器和譯碼器一、 實驗目的掌握用邏輯門實現編碼器的方法掌握中規模集成電路編碼器和譯碼器的工作原理即邏輯功能掌握 74LS138 用作數據分配器的方法熟悉編碼器和譯碼器的級聯方法能夠利用譯碼器進行
2021-07-30 07:41:16
設計一個虛擬3-8譯碼器,實現138譯碼器的功能
2012-05-15 15:16:39
設計一個虛擬3-8譯碼器,實現138譯碼器的功能!急急急{:soso_e183:}
2012-05-15 15:12:44
譯碼器/數據分配器
4.2.1 譯碼器的定義與功
2007-12-20 23:12:00
17
譯碼器、數據選擇器及應用
2007-12-20 23:13:35
85 ?
第4章
? 編碼器與譯碼器
2007-12-20 23:14:18
57 19.4 譯碼器譯碼器的分類 1. 譯碼器 —輸入為非十進制編碼, 輸出為十進制編碼;2. 編碼器 —輸入為十進制編碼, 輸
2008-09-27 13:04:23
0 最新汽車防盜系統中的跳碼芯片—TR1300/ TR1315宋秋明趙廣彤周湘峻摘要: TR1300/ TR1315 是美國MARCSTAR 公司最新推出的跳碼型編解碼芯片,和以前的固定編碼的編譯碼芯片相比,
2009-04-21 01:52:27
65 TR1300/ TR1315是美國 MARCSTAR 公司最新推出的跳碼型編解碼芯片,和以前的固定編碼的編譯碼芯片相比,它每次發出的編碼是一種偽隨機碼,密碼不重復結合可達240,因此,安全性大大提高,本
2009-04-24 17:14:27
22 針對LDPC碼與RS碼的串行級聯結構,提出了一種基于Chase的聯合迭代譯碼方法。軟入軟出的RS譯碼器與LDPC譯碼器之間經過多次信息傳遞,性能可以逼近最大似然譯碼。模擬結果顯示:
2009-05-12 21:47:25
22 本文基于Altera的FPGA(StatixⅡ-EP2S30F484C3)架構,實現了碼率為1/2,幀長為1008bits的規則(3,6)LDPC碼譯碼器。所采用的最小-和算法相對于傳統的和-積算法在不損失譯碼性能的前提下,
2009-06-06 14:12:20
31 面向IEEE 802.16e 中 LDPC 碼,分析了各種譯碼算法的譯碼性能,歸一化最小(NMS)算法具備較高譯碼性能和實現復雜度低的特點。提出一種基于部分并行方式的LDPC 譯碼器結構,可以滿
2009-08-05 08:46:59
24 基于對傳統Viterbi 譯碼器的分析和對改進的Viterbi 算法理論的修正,提出了一種新的Viterbi 譯碼器的實現方法。通過對路徑度量值的深入分析和對回溯信息的重新編碼,在不增加硬
2009-08-13 10:43:19
23 本文以CCSDS 推薦的7/8 碼率LDPC 碼為例,提出了一種適于高碼率LDPC 碼譯碼器的硬件結構優化方法。高碼率的LDPC 碼通常也伴隨著行重與列重的比例較高的問題。本方法是在拆分校驗矩
2009-11-25 15:21:25
26 基于TMS320C6416高性能通用DSP,實現了對AWGN信道的信噪比(SNR)估計,并以此估計值設計了一種低密度奇偶校驗(LDPC)碼的譯碼系統;詳盡介紹了集成SNR估計的譯碼系統的實現方案和流程;仿真
2010-07-27 16:28:32
11 針對固定碼長Turbo碼適應性差的缺點,以LTE為應用背景,提出了一種幀長可配置的Turbo編譯碼器的FPGA實現方案。該設計可以依據具體的信道環境和速率要求調節信息幀長,平衡譯碼性
2010-11-11 16:07:59
26 譯碼器
譯碼是編碼的逆過程,即將某個二進制翻譯成電路的某種狀態。實現譯碼操作的電路稱為譯碼器。
2008-09-27 12:59:06
14199 
CD4511是一個用于驅動共陰極 LED (數碼管)顯示器的 BCD 碼—七段碼譯碼器,特點如下:
具有BCD轉換、消隱和鎖存控制
2008-09-27 13:18:12
78579 
數碼譯碼器的應用:譯碼器課件ppt
2008-12-17 14:31:20
1218 
顯示譯碼器的應用:
2008-12-17 14:35:06
1511 
變量譯碼器
一、 實驗目的
1. 掌握MSI組
2009-03-28 09:54:13
2322 
第十七講 譯碼器
6.4.1 二進制譯碼器一、二進制譯碼器 二、譯碼器CT74LS1381.邏輯圖。2.真值表。3.邏輯功能:4.
2009-03-30 16:22:26
9106 
譯碼器/數據分配器
一、譯碼器的定義及功能
譯碼是編碼的逆過程,它的功能是將具有特定含義的二進制碼進行辨別,并轉換成控制
2009-04-07 10:22:53
18415 
譯碼器的定義及功能
譯碼是編碼的逆過程,它的功能是將具有特定含義的二進制碼進行辨別,并轉換成控制信號,具有譯碼功能的邏輯電路稱為譯碼器
2009-04-07 10:23:42
20654 
集成電路譯碼器
1.74138集成譯碼器
上圖為常用的集成譯碼器74138,其功
2009-04-07 10:24:17
9768 
十六種字符譯碼器
2009-04-10 10:11:01
838 
譯碼器,譯碼器是什么意思
譯碼器是組合邏輯電路的一個重要的器件,其可以分為:變量譯碼和顯示譯碼兩類。 變量譯碼一
2010-03-08 16:32:18
5788 Turbo碼雖然具有優異的譯碼性能,但是由于其譯碼復雜度高,譯碼延時大等問題,嚴重制約了Turbo碼在高速通信系統中的應用。因此,如何設計一個簡單有效的譯碼器是目前Turb
2010-11-25 10:10:26
2379 
該文介紹了兩種Viterbi 譯碼器回溯譯碼算法,通過對這兩種算法硬件實現結構上的優化,給出了這兩種算法的FPGA 實現方法,比較了兩種實現方法的優缺點。最后將其應用在實際的Viter
2011-05-28 15:18:48
33 本文設計實現了一種支持WIMAX標準的碼長、碼率可配置LDPC碼譯碼器,通過設計一種基于串行工作模式的運算單元,實現了對該標準中所有碼率的支持
2011-06-08 09:52:17
2537 
本文設計的譯碼器,利用Tail-biting卷積碼的循環特性,采用固定延遲的算法與維特比算法結合,在FPGA上實現和驗證,能達到135.78 MHz時鐘
2011-08-05 11:57:37
5426 
譯碼器的功能是將一種數碼變換成另一種數碼。譯碼器的輸出狀態是其輸入變量各種組合的結果。譯碼器的輸出既可以用于驅動或控制系統其他部分。
2011-11-16 14:32:38
8556 
利用ME算法實現結構設計了一種低資源占用率、低成本的高速RS譯碼器。邏輯綜合及仿真結果表明,基于Altera公司CycloneII系列FPGA的RS(255,239)譯碼器,工作時鐘達210 MHz,可滿足數據速率1.68 Gb
2011-12-15 17:23:28
28 本文介紹了 RS[ 255, 223 ]編譯碼器的 FPGA設計和基于線形反饋移位寄存器的編碼器設計 , 以及由伴隨式計算、關鍵方程求解、錢氏搜索、Forney算法等功能模塊組成的譯碼器。為了實現簡單
2012-05-22 10:43:40
45 本軟件內容為 電子工程師DIY:LED立方 中用到的74譯碼器的相關資料:74譯碼器數據表
2012-06-25 12:00:31
99 介紹了符合CCSDS標準的RS(255,223)碼譯碼器的硬件實現結構。譯碼器采用8位并行時域譯碼算法,主要包括了修正后的無逆BM迭代譯碼算法,錢搜索算法和Forney算法。采用了三級流水線結構實現
2013-01-25 16:43:46
68 動態顯示-譯碼器片選實現【匯編版】動態顯示-譯碼器片選實現【匯編版】動態顯示-譯碼器片選實現【匯編版】
2015-12-29 15:51:29
0 動態顯示-譯碼器片選實現【C語言】動態顯示-譯碼器片選實現【C語言】動態顯示-譯碼器片選實現【C語言】動態顯示-譯碼器片選實現【C語言】
2015-12-29 15:51:36
0 截短Reed_Solomon碼譯碼器的FPGA實現
2016-05-11 11:30:19
11 譯碼器及其應用實驗
2016-12-29 19:01:45
0 提出了RS編碼的實現方法,并對編碼進行了時序仿真。仿真結果表明,該譯碼器可實現良好的糾錯功能。 RS(ReedSolomon)碼是差錯控制領域中的一種重要線性分組碼,既能糾正隨機錯誤,又能糾正突發錯誤,且由于其出色的糾錯能力,已被NASA、ESA、CCSDS等空間組織接受
2017-10-17 11:21:32
47 為了解決在RS譯碼中存在的譯碼過程復雜、譯碼速度慢和專用譯碼器價格高等問題,以RS(255,239)碼為例,采用了基于改進的無求逆運算的Berlekamp-Massey( BM)迭代算法。結合FP
2017-11-07 15:27:06
15 該文通過對低密度校驗(LDPC)碼的編譯碼過程進行分析,提出了一種基于FPGA 的LDPC 碼編譯碼器聯合設計方法,該方法使編碼器和譯碼器共用同一校驗計算電路和復用相同的RAM 存儲塊,有效減少
2017-11-22 07:34:01
5142 
通過正確配置譯碼器的使能輸入端,可以將譯碼器的位數進行擴展。例如,實驗室現在只有3線- 8線譯碼器(如74138),要求我{ ]實現一個4線-16線的譯碼器。該如何設計呢?圖1是其中的一種解決方案
2017-11-23 08:44:53
36737 
1 引言 傳統編譯碼芯片如VD5026,VD5027,MCI45026,MCI45027等已經在防盜、安全等系統得到廣泛的應用,這些芯片簡單易用,但具有很大的缺陷:編碼量少而極易重碼;密碼長度短
2017-11-26 10:46:34
17 本文首先介紹了譯碼器的定義與譯碼器的分類,其次介紹了譯碼器的作用和譯碼器的工作原理,最后介紹了譯碼器的邏輯功能。
2018-02-08 14:04:06
117889 
本文主要介紹了譯碼器的分類和應用。譯碼器指的是具有譯碼功能的邏輯電路,譯碼是編碼的逆過程,它能將二進制代碼翻譯成代表某一特定含義的信號(即電路的某種狀態),以表示其原來的含義。譯碼器可以分為:變量
2018-04-04 11:51:12
46169 
本應用筆記的目的在于展示如何方便地使用 KEELOQ跳碼技術實現自動跳碼密碼發生器 / 鍵盤。通過使用 PIC12C508,HCS300產生的跳碼密碼將被轉換為16進 制數組成的字符串。這一字符串隨后通過鍵盤線傳送到 PC,這就好像依次按下了標準 PC/AT ? 鍵盤的按鍵一 樣。
2018-06-22 09:25:00
0 的重視。基于準循環LDPC(QC-LDPC)碼結構特點,提出了一種支持多種碼率QC-LDPC 譯碼器的設計方法,并設計實現了一個能夠實時自適應支持三個不同H 陣的通用QC-LDPC 譯碼器。
2019-01-08 09:22:00
3920 
卷積碼是廣泛應用于衛星通信、無線通信等各種通信系統的信道編碼方式。Viterbi算法是一種最大似然譯碼算法。在碼的約束度較小時,它比其它概率譯碼算法效率更高、速度更快,譯碼器的硬件結構比較簡單。隨著
2019-04-24 08:29:00
3647 
本文檔的主要內容詳細介紹的是動態數碼管動態顯示數字不帶譯碼器和帶譯碼器的程序免費下載。
2019-05-10 17:59:44
24 ,是卷積碼的最佳譯碼方式,具有效率高、速度快等優點。從工程應用角度看,對Viterbi譯碼器的性能評價指標主要有譯碼速度、處理時延和資源占用等。本文通過對Viterbi譯碼算法及卷積碼編碼網格圖特點的分析
2020-08-11 17:41:23
1393 
在無線通信系統中,可靠的數據傳輸是一個非常重要的論題。Turbo編碼得到逼近香農限的譯碼性能,成為研究和應用的熱點。Turbo碼的譯碼采用迭代運算的方式,即將前級譯碼器的輸出作為外信息輸入到本級譯碼運算,如此反復進行直到達到相應收斂度才結束譯碼。
2020-12-08 10:16:20
3880 
為塊準循環結構,從而能夠并行化處理譯碼算法的行與列操作。使用這個架構,我們在Xilinx Virtex-5 LX330 FPGA上實現了(8176,7154)有限幾何LDPC碼的譯碼器,在15次迭代的條件下其譯碼吞吐量達到800Mbps。
2021-01-22 15:08:39
9 針對一類規則(r,c)-LDPC(low-density parity check)碼,提出了一種基于Turbo譯碼算法的高吞吐量存儲器效率譯碼器。與傳統的和積譯碼算法相比,Turbo譯碼算法對多個
2021-02-03 14:46:00
9 結構化LDPC碼可進行相應擴展通過對編譯碼算法,優化編譯碼結構進行調整,降低了編譯碼囂硬件實現中的關鍵路徑遲延,并采用Xilinx公司的Virtex一4 VLX80 FPGA芯片實現了一個碼長10 240,碼率1/2的非正則結構化LDPC碼編碼器和譯碼器。實現結果表明:該編碼器信息吞吐量為1.878 Gb/
2021-03-26 15:58:00
12 給出了跳頻系統中 Turbo碼譯碼器的FPGA( field programmable gate array)實現方案。譯碼器采用了MaxLog-map譯碼算法和模塊化的設計方法,可以對不同幀長
2021-04-01 11:21:46
5 本應用筆記的目的在于展示如何方便地使用 KEELOQ跳碼技術實現自動跳碼密碼發生器 / 鍵盤。通過使用PIC12C508,HCS300產生的跳碼密碼將被轉換為16進制數組成的字符串。這一字符串隨后
2021-05-10 11:16:09
4 基于FPGA的800Mbps準循環LDPC碼譯碼器
2021-06-08 10:31:31
26 譯碼器1. 譯碼器定義譯碼器是一種用以檢測輸入位(碼)的特定組合是否存在,并以特定的輸出電平來指示這種特定碼的存在的數字電路。——《數字電子技術基礎系統方法》譯碼器的功能是將具有特定含義的二進制碼
2021-11-24 12:21:02
9 38譯碼器文件資料
2022-06-06 14:23:07
4 一聽到三八譯碼器這個東西可能會感覺有點熟悉,其實在STC89C51系列單片機中,里面就有一個三八譯碼器,就是一開始的流水燈程序,LED0-7這八個LED!但是怎么在FPGA中實現三八譯碼器呢?其實很簡單。
2023-04-26 15:38:21
3895 
譯碼器的邏輯功能是將每個輸入的二進制代碼譯成對應的輸出的高、低電平信號。常用的譯碼器電路有二進制譯碼器、二--進制譯碼器和顯示譯 碼器。譯碼為編碼的逆過程。它將編碼時賦予代碼的含義“翻譯”過來。實現
2023-04-26 15:39:40
8344 
輸入:二進制代碼,有n個;
輸出:2^n 個特定信息。
1.譯碼器電路結構
以2線— 4線譯碼器為例說明
2線— 4線譯碼器的真值表為:
2023-04-30 16:29:00
7800 
譯碼器
要把二進制碼還原成十進制數就要用譯碼器。它也是由門電路組成的,現在也有集成化產品供選用。
2023-04-30 16:31:00
3722 
評論