源極接地放大電路參數講解(2)

接上一篇

三放大電路參數

3.3 頻率特性

仿真本電路的輸出頻率特性曲線。低頻頻率范圍從0.1Hz~100KHz

從仿真結果看，電路放大倍數是9.56dB。之前仿真結果Vo/Vi=3，計算結果是20log(3)=9.54。二者基本一致。

上一篇文章提到C3和輸入阻抗組成高通濾波器。高通濾波器的截止頻率Fc是

C3=10uf，Zi=12.4K --> Fc=1.28Hz。

仿真結果和理論計算結果一致。信號降低3dB的點，頻率也是1.286Hz

高頻頻率范圍從50KHz到1GHz進行仿真?？梢钥闯鲭S著信號頻率的升高，電路增益會下降。輸出信號相位也會從180度（反向）慢慢過渡到0度（同相）。它的高頻截止頻率大約在7.7MHz。

在BJT中，有一個描述器件頻率特性的參數--特征頻率fT，它是交流放大倍數hfe=1時的頻率。對于FET，沒有類似的參數。通常是將gm下降3dB的頻率點作為參考依據。

再復述一次gm的定義：BJT是以流過基極的電流Ib去控制集電極電流Ic，因此Ic與Ib的比值就是直流放大系數hFE。對于FET，是通過改變Vgs去控制Id。它們的比值稱為跨導gm，它的單位是西門子[S]。

如果想改善放大電路的高頻特性，選擇具有高頻特性優良的FET。另外放大電路設計時，PCB布局和走線要盡量短。使用大的地平面，減小GND的高頻特性。

3.4 使輸入電容變大的米勒效應

在FET內部的三個極之間存在寄生電容：CGD、CGS、CDS，通常它都是pf級別的。在FET的spec中，把CGD稱為反饋電容Crss。把CGS電容稱為Ciss。如下是SST201的spec

在源極放大電路中，主要是柵極-漏極極間電容CGD會帶來問題。

假設柵極的交流輸入電壓是Vi，則漏極的輸出電壓為-Vi*Av（負號表示相位相反）。

因此CGD兩端的電壓為Vi-(-Vi Av)=Vi (1+Av)。

因為電源和地，對于交流信號而言是等效的。所以從交流信號Vi角度看，輸入電容是CGD和CGS的并聯。不過CGS兩端的電壓是Vi，CGD兩端的電壓是Vi*(1+Av)。因此當有Vi信號時，流過CGD兩端的電流是流過CGS兩端電流的(1+Av)倍。

從電容充電電流的角度看，源極接地放大電路的輸入電容等效為：Cin=CGD(1+Av)+CGS

例如：使用SST201搭建的源極接地放大電路，它的Cin是

Cin=1.3（1+3）+4.5=9.7pf

這個輸入電容影響電路的高頻特性。為了獲得良好的高頻特性，選擇Crss和Ciss小的元件。同時注意，電路放大倍數Av也影響高頻特性。

3.5 如何提高放大倍數

之前章節提到源極接地放大電路的放大倍數是由Rd與Rs的比值決定。為了提高放大倍數，需要增大Rd或者減小Rs，不過這樣會影響電路的直流電位。例如增大Rd，會導致漏極的直流電位顯著減小（因為Rd自身的壓降變大），導致最大輸出幅度的下降或者削波。

為了在不影響電路直流電位的前提下，增大電路的放大倍數，需要對電路做修改。

如下是原始電路

方法一： 在Rs上并聯一個R與C串聯電路。對直流電源而言，R5和C5是開路，不影響電路的直流電位。對交流信號而言，Rs是R4和R5的并聯，即Rs=6.67KΩ。整個電路的放大倍數Av=9.75

方法二： Rs拆分成2顆電阻，在第2顆電阻上并聯電容。直流電平看到的Rd和Rs與原始電路一致。交流信號會從R4和C5那個路徑流過。對交流信號而言Rs=R4，電路放大倍數Av=13

3.6 無限放大倍數

對上節方法一的電路進行仿真，它的放大倍數理論計算值Av=9.75（19.78dB），實際仿真結果是18dB（如下圖）。之前原始電路的放大倍數是3倍（9.54dB），它的仿真波形在之前的文章中。通過仿真波形可以看到，方法一的確可以提高電路放大倍數。

將R5設置為0R，源極通過交流電容到地，這樣Rs交流阻抗理論上是0，放大倍數是無限大。仿真結果看，實際的放大倍數是32dB。這是大多數JFET單管放大電路能夠得到的最大增益（30 ~ 40dB）。通常BJT構成的單管放大電路最大增益可以做到40~60dB。因此用JFET構成的放大電路增益比BJT放大電路稍微低一些。