16位CRC并行編解碼電路原理圖

首先，了解實驗的大體要求，該實驗要求我們對16位數據進行CRC編碼，生成22位數據；再將22位CRC編碼進行解碼成16位數據，且判斷數據是否在傳輸過程中發生一位錯，兩位錯的情況，若出錯，則必須對數據進行糾正。因此該實驗要進行兩個的電路圖的設計。

一、16位CRC并行編碼電路設計

1.解題思路

①已知該實驗輸入的是16位數據，輸出22位CRC編碼數據，其中包括16位原始數據，6位校驗位，其中一位為總的奇偶校驗位（校驗位的位數也可由k+r<=2^r-1得到）。因此此時的r=5（不包含奇偶校驗位），選擇的多項式G(x)位數則為r+1=6位，此時我選擇的多項式是G(x)=100101（該多項式不固定，選擇其它六位的多項式也是可以的）。

②CRC編碼原理：原始16位數據Q(X),左移r=5位成21位Q’(x)（即后面補r個0），再與多項式100101做模2運算，得到的r位的余數，將該余數替換掉Q’(X)后面的r位，即將它后面的r個0替換成該余數。如圖所示r5r4r3r2r1便是得到的余數，而r6是總的奇偶校驗位，對所有數據進行異或便可得到該偶校驗位r6。

③由于要采用并行編碼，又有以下公式

因此可先對該16位數據按位與該多項式進行模2除運算，再根據其實際數據進行異或操作。

舉個例子：

因此根據該思路，先將16位原始數據所對應位置上取1時，與G(x)進行模2除運算得到各自的5位余數，再用選擇器進行根據每一位數據選擇輸入的是余數還是0，最后將16個輸入數據進行異或，即可得到5位最終的余數。

③選擇器的使用原理：

此時選擇器的選擇端連接的是D1，由于D1數據位寬為1，則選擇器有2^1=2個輸入端。當D1為0，則輸入0端的數據即00；若D1為1時，則輸入1端的數據即0a。

因此根據選擇器的選擇原理，將16位數據Di（i=1，2…16)作為選擇端控制每位數據輸入的是00還是該位與多項式進行模2運算后的余數，最后將最終輸入的16個5位數據進行異或，即可得到最終的余數。

2.求16位與多項式的余數

如上圖所示，Di（i=1，2…16）分別位數CRC編碼的第7，8，9…22位上，因此其各自取1時與多項式模2除運算后的余數如下所示：

3.電路圖設計

（r6是總的偶校驗位）

二、16位CRC并行解碼電路設計

該電路會比較難理解，要進行檢錯以及數據糾正得到原始的16位數據。

1.檢錯原理

① 接收方在接受到CRC編碼后，將該編碼與多項式進行模2除運算，得到余數r’，再根據q（假設q為總的奇偶檢驗位,將所有數據進行異或可得）的值進行判斷數據是否產生錯誤，及產生錯誤后是一位錯還是兩位錯。其檢查原理同海明碼的檢錯原理相同。

有以下情況：

①當r’ =0,q=0,表示數據無出錯；

②r’ !=0,q=1,表示發生一位數據出錯；

③r’ =0,q=1,表示該奇偶校驗位出錯，即發生一位出錯；

④r’ !=0,q=0,表示發生兩位數據出錯。

②求余數時，可參照設計CRC編碼時求余數的方法

因為CRC編碼最后的r位少于多項式位數，因此可將最后r位看作一個整體，讓它與多項式進行模2除運算后，得到的余數顯然是它本身，因此讓它與其它16位數據與G(x)模2除后所得的余數進行異或，即可得最后接收方檢驗的余數。

如下圖所示，箭頭所指的該5位數據位便是其最終得到的余數（異或門輸出位寬為5）。

2.糾錯，得原始16位數據

①若CRC編碼發生出錯，而它的出錯位可能為第7，8，9…22位(不考慮第1到6位，因為我們要得的原始16位數據處于第7…22位上，因此只需要判斷這些位是否出錯，若出錯對它們進行糾正，再輸出即可）。因此將CRC編碼按位取反后再與G(x)進行模2除運算，若余數為0，則說明該位出錯，因此將余數取反為1，再與該位數據進行異或從而糾正該位的數據；若余數不為0，則說明該數據位并未發生傳輸錯誤，因此對該余數取反為0，再與該位的數據進行異或得到的數據仍為該數據位。（x異或0=x，x異或1=x反）

②CRC編碼按位取反（即按位異或1）后再與G(x)進行模2除運算，根據公式可化成

CRC編碼%G(x)異或該數據位取1%G(x)。

例如：假設第7位出錯

CRC%100101異或100 0000%100101=CRC%100101異或0a。

3.電路圖設計：

以下為完整電路圖

以下分開截圖