本文整理的是調試PD放大電路時遇到的電源問題，包括電源波動與電路輸出噪聲的關系，LDO的drop-out voltage對于PSRR的影響。

第一版PD放大電路demo用于摸底信號大小。因為沒有光功率計無法知道輸入給PD的最低光功率也就無法換算出輸入給電路的最小電流，所以只能搭個電路板實測才行。當時也沒有覺得信號有那么弱，所以供電給PD放大電路的負電源是由電荷泵提供的，正電源是LDO。實測發現放大電路輸出噪聲峰峰值達到了50mV。這個噪聲太大了。那電源是如何影響放大電路的輸出噪聲的呢?運放有個PSRR參數，參見圖1。簡單理解就是電源的波動會對輸入信號——一般是建模在了同相輸入端——有影響，而且跟頻率有關系。低頻的PSRR非常高，像圖1中10K以下該運放的PSRR約有53dB，即電源波動1V，相當于同相輸入端會有個AC電壓源，它的波動大小為2.2mV。但高頻如4M時，PSRR=0，即電源波動多少同相輸入端的小AC電壓源會波動多少。這個受電源波動影響，建模在同相輸入端的電壓源，最終會被放大到輸出，反映到輸出電壓噪聲上。

旁路電路的選型和layout注意事項，也能夠從PSRR得出一些啟發。比如小容值電容靠近電源引腳，且接地處打接地過孔，目的是使得電容的ESL小，保證它的高頻濾波特性。布局時一定要確保電源電流先流過電容才行，否則電容就起不到濾波作用了。另外，圖1不是很明顯，通常正負電源的PSRR是不相等的，負電源的PSRR會高一些。

圖1 某運放的PSRR參數

那我是如何解決的呢?很簡單，就是用干電池搭建成類似電源電壓，去掉電路板上面所有電源芯片，直接供電給放大電路就行了。最終的效果為：信號帶寬約為7Hz，無屏蔽殼時候，噪聲峰峰值約為8mVp-p，約1.3mVrms。簡言之，電源會對信號噪聲有影響，微弱信號采集應用里需要用低噪聲電源如LDO。

第一版PD放大電路經過修改電阻電容值，已經能夠滿足測量需求了，包括噪聲、最低檢出限和線性度等等。所以搭建了第二版放大電路，這次不再用電池供電，而是用了LDO。第一次上電測試LDO電源時，居然發現了明顯的工頻干擾(以后有機會還會整理下工頻干擾這個難纏的問題)，參見圖2。

?

圖2 示波器20Mhz帶寬限制，最小接地環連接到LDO正電源處測得波形(約5.8mV峰峰值)

納悶了好久，因為LDO的低頻處的PSRR是非常高的，100dB都很常見。為啥50Hz的干擾都沒有濾除呢?后來想起來輸入電源電壓跟輸出電壓是一樣的，而學LDO時候學過，Vdrop-out越小那么PSRR會越小，當它等于零時，PSRR幾乎也是零了。Vdrop-out變小唯一的好處就是效率會增加。通過增加電源電壓后，工頻干擾消失，參見圖3。

圖3示波器20Mhz帶寬限制、交流耦合，最小接地環連接到LDO正電源處測得波形(約4.59mV峰峰值)

最后，實測發現無論輸入電壓高低導致LDO輸出電源是否有工頻干擾，PD放大電路輸出信號都是幾乎沒有區別的。就像圖1提到的，可能就是因為運放在低頻處的PSRR非常高，50Hz干擾完全可以濾除掉。