APS像素陣列中同一列的每一個像素上，都有一個共享的列像素信號輸出端（Column Output），如圖所示。每一列像素的這個共享輸出端，都經過一個列模擬信號通道，處理和放大這一列像素的圖像信號。在這個通道中，首先有一個由模擬電壓Vb偏置的恒流源，它是本列中每一個像素上源極跟隨器Tsf通過選擇開關Tsel連接的公共負載。在每一個列通道中還有一個重要的結構，就是相關雙取樣電路CDS（Correlated Double Sampling）。這是一個模擬信號處理電路，它對每個像素光電二極管PD上的電壓信號，進行兩次取樣：第一次取樣在PD剛剛被預置到電壓Vrst - Vsat之后，當曝光剛剛開始的時刻；第二次取樣在曝光完成的時刻。把與這兩次相關信號取樣的電壓差值對應的電壓，作為像素的光電信息輸出，因此被稱為相關雙取樣電路。

為什么要采用相關雙取樣電路處理圖像信息？首先必須了解CMOS成像器圖像的固定圖樣噪聲FPN（Fixed Pattern Noise）問題，在CMOS成像器的芯片上，每個像素和每個像素陣列的幾何尺寸都必須滿足光學系統的要求。在當前，通常像素的尺寸在1.7微米到20微米之間，陣列尺寸在約2mm2到1000mm2數量級之間。在以微米、亞微米尺度構建晶體管的CMOS芯片上，陣列面積的尺寸是相當“巨大”的。由于工藝不均勻的原因，每個APS像素上的有源器件，在如此大的陣列面積上，會有參數的隨幾何位置不同而有差異。例如，重置晶體管Trst的飽和電壓Vsat，在陣列不同位置上像素中的差異，會引起光電二極管的重置電壓Vrst – Vsat在陣列上的差異。這個差異會產生一個虛假的圖形，疊加在真正對應光學圖像的信號上。這個虛假的圖形僅與陣列制造過程的不均勻有關，在制造過程完成后是不會改變的，與真實光學圖像無關，因此被稱為固定圖樣噪聲FPN。相關雙取樣CDS電路的輸出，對應于兩次取樣值的差，即曝光曲線的斜率，而不是一次取樣的絕對值，因而消除了重置管Vsat差異而產生的固定圖樣噪聲。

相關雙取樣CDS功能通常用開關電容放大器電路實現，一種常見的CDS電路結構如圖所示。列輸出（Column Output）的模擬信號分別經過由CKR和CKS信號控制的采樣模擬開關，存儲在兩個保持電容CR和CS上。CKO信號控制另外兩個模擬開關，同時把兩個電容上的電壓，分別連接到差分放大器的正負輸入端，使放大器輸出與這兩個信號的差值相關的電壓。相關雙取樣CDS的工作時序如圖中B所示，在像素的曝光過程開始時，當光電二極管PD被Reset控制重置到Vrst-Vsat電壓后，開關CKR開啟，曝光初始的VPD信號電壓被采樣保持到電容CR上，形成第一次采樣。當曝光結束時，CKS開啟，VPD信號電壓被采樣保持到電容CS上，實現第二次采樣。然后CKO同時控制兩個開關開啟，電壓差VCS – VCR = Vout輸入到差分放大器輸入端。從CDS的工作過程可以看出，輸出的模擬信號值是兩次采樣的差值，而不是光電二極管曝光后的信號絕對值，從而消除了重置開關Trst參數分布的影響。

相關雙取樣電路CDS改進了固定圖樣噪聲，被認為是CMOS成像器得到發展的關鍵一步。CMOS成像器的早期開拓者們，曾設想模擬信號處理可以廣泛應用到APS像素陣列中去，而相關雙取樣電路是至今仍被最廣泛應用在CMOS成像器設計中的一種模擬信號處理方法。

從列通道輸出的圖像光電信號，經過列模擬開關依次轉換輸出。列通道輸出依次切換的過程，實現圖像信息的水平掃描。圖像模擬信號經過一個可變增益的寬帶放大器放大，可以經過功率推動直接輸出片外，作為模擬圖像信號輸出，也可以經過模數變換電路，輸出數字圖像信號。而數字圖像信號還可以用各種先進的數字信號處理算法，在數字信號處理器DSP和微機中進行改善、增強、壓縮，甚至于圖像識別和跟蹤等等處理。下一期話題將探討高清晰度和高速CMOS成像器。

責任編輯：gt