系統功能描述主要確定集成電路規格并做好總體設計方案。其中，系統規范主要是針對整個電子系統性能的描述，是系統最高層次的抽象描述，包括系統功能、性能、物理尺寸、設計模式、制造工藝等。功能設計主要確定系統功能的實現方案，通常是給出系統的時序圖及各子模塊之間的數據流圖，附上簡單的文字，這樣能更清晰的描述設計功能和內部結構。

為了使整個設計更易理解，一般在描述設計可見功能之后，對系統內部各個模塊及其相互連接關系也進行描述。描述從系統應用角度看，需要說明該設計適用場合、功能特性、在輸入和輸出之間的數據變換。

邏輯設計是將系統功能結構化。通常以文本、原理圖、邏輯圖表示設計結果，有時也采用布爾表達式來表示設計結果。依據設計規范完成模塊寄存器傳輸級代碼編寫，并保證代碼的可綜合、清晰簡潔、可讀性，有時還要考慮模塊的復用性。隨后進行功能仿真和FPGA 驗證，反復調試得到可靠的源代碼。其中，還要對邏輯設計的RTL 級電路設計進行性能及功能分析，主要包括代碼風格、代碼覆蓋率、性能、可測性和功耗評估等。

電路設計大體分為邏輯實現、版圖前驗證和版圖前數據交付三個階段。邏輯實現將邏輯設計表達式轉換成電路實現，即用芯片制造商提供的標準電路單元加上時間約束等條件，使用盡可能少的元件和連線完成從RTL描述到綜合庫單元之間的映射，得到一個在面積和時序上滿足需求的門級網表。

時鐘樹插入也將在邏輯實現中完成，插入時鐘樹后，再進行邏輯綜合、功耗優化和掃描鏈插入后得到門級網表，并通過延遲計算得到相關標準延時格式(SDF)文件。版圖前驗證利用邏輯實現得到的相關門級網表和SDF文件，進行門級邏輯仿真和測試綜合，包括靜態時序仿真、動態仿真、功耗分析、自動測試圖形生成等，經過版圖前驗證得到的電路設計門級網表必須要滿足一定的時序/功耗約束要求。

物理設計就是版圖設計。將綜合得到的網表和時序約束文件導入EDA軟件中，進行布局布線，生成符合設計要求的Layout,在完成了全部的Layout之后，利用相關提取軟件進行寄生參數提取，并重新反饋到物理實現的布局布線軟件中，進行時序計算和重新優化，直得到滿意的時序結果為止。

這時可以生產包含精確寄生信息的SDF文件，與布局布線后生成的網表一道進行時序分析。時序分析通過后，就可以導出布局布線后的GDS格式的版圖數據，供后續流程使用。在版圖設計完成之后，非常重要的一步工作就是版圖驗證。版圖驗證保證了芯片依照其設計功能準確無誤地實現，主要包括設計規則檢查(DRC)、電路版圖對照檢查(LVS)、版圖的電路提取(NE)、電學規則檢查(ERC)和寄生參數提取(PE)。

芯片設計十分值得大家關注，為保證芯片設計的正確性，我們應當了解每一個芯片設計流程。本文，將向大家簡單介紹芯片設計流程中的模擬集成電路設計，希望大家通過本文對芯片設計的模擬集成電路設計有個模糊認識。其中每個步驟的具體做法，小編將在后續文章中為大家介紹。

早在20世紀80年代初期，就有人預言模擬電路即將消失。當時，數字信號處理算法的功能日益增強，而VLSI技術的發展又使得在一塊芯片上集成數百萬、上千萬個晶體管成為可能。由于這些算法可以在硅片上緊湊而有效的實現，所以許多傳統上采用模擬電路形式來實現的功能很容易在數字領域內完成，例如，數字音頻和無線蜂窩電話。

完成一個模擬集成電路的設計，需要多個步驟，具體包括：①規格定義;②電路結構選擇以及工藝確定;③具體電路設計;④電路仿真;⑤版圖設計;⑥版圖驗證;⑦后仿真。混合信號集成電路設計對數字電路和模擬電路做整體上的考慮以及驗證，這將面臨許多挑戰和困難。

傳統的混合信號集成電路設計是采用有底向上的方法，用SPICE 等電路仿真器對混合電路中的模擬元件進行設計，用數字電路仿真器對數字電路部分進行仿真。然后通過手工建立網表，對數字和模擬電路的協同工作進行設計驗證。然而，模擬電路和數字電路之間協同工作的驗證比較困難，因此用這種傳統設計方法仿真和驗證整個混合電路系統既費時，又不精確，特別對于復雜度越來越大的系統而言，這種缺陷更顯突出。

隨著EDA 技術的飛速發展，混合信號集成電路設計推進到了自頂向下的設計流程。該流程同數字系統自頂向下的流程相似，但與純數字系統的結構有所不同，這是因為混合系統模擬部分仍然需要自底向上的設計，需要更多的時間和豐富的知識與經驗。因此，研究如何采用通用的設計方法和共有的約束與資源來建立混合系統，是十分有價值的。

混合信號集成電路的基本設計流程主要包括設計規劃、系統級設計、模擬電路/數字電路劃分、電路級設計與仿真、版圖級設計與仿真等。研究和開發混合信號集成電路首先應從市場需求出發，選定一個研究開發的目標，然后確定混合信號集成電路的系統定義、系統指標，在此基礎上開發和選擇合適的算法。在這個階段，需要根據電路的功能將模擬電路和數字電路劃分開來。數字電路用來處理離散的信號，模擬電路則處理連續的信號。

電路可以通過具體的元器件，例如，運算放大器、晶體管、電容器、邏輯門等來表征。混合信號集成電路包括數字和模擬兩部分，其中模擬電路一般全定制設計，采用自底向上的設計流程，進行全定制版圖設計、驗證、仿真;數字電路一般采用自頂向下的設計流程，進行寄存器傳輸級描述、寄存器傳輸級仿真、測試、綜合、門級仿真。然后，將兩種電路放在混合信號驗證平臺中進行混合仿真。

這種混合仿真可以是寄存器傳輸級的數字電路與晶體管級的模擬電路的混合仿真，也可以是門級或晶體管級的數字電路與模擬電路的混合仿真。目前設計者主要采用由Mentor Graphics、Synopsys 和Cadence 三大EDA 工具供應商提供的模擬和混合信號工具和技術進行混合仿真。