引言

可變增益放大器（VGA）可以實現對不同幅度輸入信號進行放大，廣泛適用在磁盤讀取驅動電路，電視調諧器等寬輸入動態(tài)范圍的系統(tǒng)中。在無線信號收發(fā)機的模擬前端和通訊AGC系統(tǒng)中，同樣起著至關重要的作用。常見的VGA形式多樣。通過改變放大器等效跨導的方法，即改變流入負載的信號電流大小來改變增益，如Gilhert結構電路，但其全差分的電路堆疊了多層管子，限制了輸出動態(tài)范圍。可簡單地改變輸出電阻，但此時輸出節(jié)點是放大器的主極點，輸出電阻的變化將引起帶寬大大變化。近來，有不少電路構造指數規(guī)律VGA，但電路相對復雜。本文針對某超外差電視中頻接收機芯片中的前置可變增益放大器，構造了一種由穩(wěn)壓源，VGA和控制電路組成的新電路結構。該電路從電源電壓、動態(tài)范圍、帶寬等關鍵指標出發(fā)，具有高增益，大帶寬等特點，并保證了良好的線性度，而且在控制電路設計中還考慮了噪聲分配，提高了電路信噪比。結構框圖如圖1所示。

1 電路設計與分析

1．1 穩(wěn)壓電路

為了避免外界電源波動及溫度變化對MOS管漏源兩端電壓的影響，提高增益控制的準確性，每級VGA設計配有獨立的穩(wěn)壓源。穩(wěn)壓過程是一個負反饋過程，利用調整管跨導的調節(jié)，使輸出維持在一定范圍內，如圖2所示。

圖2中Q1，Q2構成比較器，M3為調整管。當外界電源擾動或負載變化使Vout增大時，Vout的增加量通過電阻R2～R4取樣得到，Vref-Vbl值下降，比較器輸出減小，跨導gm3變小，迫使Vout降低，從而輸出穩(wěn)定的參考電壓。工作時：

為了消除放大器自激，在電路中加上C1=C2=1．25 pF。C1跨接在放大器M3兩端，形成密勒補償；C2在反饋回路中和R2并聯，形成超前補償，有效保證相位裕度大于45°，提高反饋電路的穩(wěn)定性。另外加大了調整管M3的尺寸，使（W／L）3=10（W／L）1、2，保證其在最壞情況下極限參數都有充分的余量，保證電路正常工作。

1．2 VGA電路

文獻簡單采用多晶硅電阻和MOS管并聯的結構，利用柵壓改變輸出電阻值。為了提高線性度和可控性，本文采用輸出電阻和射極電阻并存結構，分別并聯上不同尺寸的管子P1～P5，N1～N6，結構簡化如圖3所示。

圖3中：

（W／L）P2》（W／L）P1， （W／L）N2》（W／L）N1

電路工作時以N管為例：開始Vc=0，此時Vgs-Vth《0，所有N管截止。當Vc上升到剛好使0《Vgs2-Vth《Vds2時，Vgs1《Vgs2，Vds1=Vds2，N2先導通，N1截止。N2管處在飽和區(qū)，等效電阻為：

并聯在射極，使射極電阻Rs減小。當控制電壓Vc繼續(xù)上升時，N1管才導通，Rs進一步減小。通過選擇管子寬長比，保證并聯電阻Ron2《R-on1，導通后阻值變化先快后慢，很好的控制了單個電阻值變化對整體阻值的影響，保證了精度，P管導通情況反之。增益如下：

Vc增加時，N管逐個導通Rs減小，P管逐個截止Rc變大，Av變大。因Vc控制Rc，Rs同時變化，可實現在較小范圍控制條件下實現較大輸出動態(tài)范圍變化。

1．3 控制電路

為了盡量降低噪聲系數，調整增益范圍，設計如下電路，產生互延遲的控制電壓V1，V2，從第二第三級起控，保證第一級處在較大增益處。如圖4所示。

C1，C2分別經Q5，Q4充電使Vc1=Vc2=Vb=4 V，當Iin》O時，兩路分別和由Q8，Q7構成的電流鏡形成放電回路，分流控制電容電壓值。電容電壓為：

P1，P2組成電流鏡給C1充電，減小分流帶來的影響，使Iin很小時，V1能基本維持不變，產生延遲作用。

電流鏡如下：

當Iin足夠大時，電容電壓下降經二極管Q5，Q4箝位，保持在O．7 V左右。為了控制輸入電流在一定范圍，可以選擇合適的電阻比值和電流鏡大小。偏置部分電路未畫出。

2 版圖設計和仿真結果

使用HSpice電路仿真軟件在UMC 0．5μmBiCMOS工藝庫下仿真。在Vb=4 V下對控制電路進行直流分析，圖5為控制電壓隨輸入電流大小變化關系圖。從圖中可看出，無放電回路時C1，C2充電在Vb=4 V，當0《Iin《30μA時，C2通過Q7放電V2開始下降，而V1則由電流鏡補償，電壓得到補充，V1下降緩慢有一個延遲過程，V1》V2；當30μA《Iin《70 μA時，V1和V2以同步速率下降；當輸入電流大于70μA時，兩電壓下降最終箝位在Vds=O．7 V。

要求增益不大時，由二三級調節(jié)可得，當增益要求更高時，第一級起控，以此加大放大器總增益范圍，達到寬范圍調節(jié)的目的。增益在66 dB范圍內具有良好的線性度，見圖6。

圖7為電路在5種不同輸入電流時的頻率響應。當輸入電流為0時，放大器處在最大增益處66 dB；輸入電流增加，控制電壓減小，增益減小；當輸入電流超過60μA時，Av下降到0 dB左右。總增益變化和輸入電流成反比。噪聲系數仿真不超過28 dB。

增益分配對接收機來說很關鍵，設計要求最大增益為60 dB。本文采用三級差分放大器串聯組成，每級控制范圍20 dB左右，最高66 dB，最小帶寬為15～88 MHz，滿足設計指標，見表1。

3 結語

本文針對某中頻接收機芯片設計需要，提出一種寬范圍VGA電路，通過控制和穩(wěn)壓模塊，進一步提高增益動態(tài)范圍和電路穩(wěn)定性。仿真結果表明放大器在70 μA控制條件下實現66 dB的增益線性寬范圍調節(jié)，性能滿足指標，可投入實際生產。在其他寬范圍VGA應用場合，此電路同樣適用。