本文闡述了直流偏置電源對敏感模擬應用中所使用運算放大器 （op amp） 產生的影響，此外還涉及了電源排序及直流電源對輸入失調電壓的影響。另外，本文還介紹了一種通過線性穩壓器（一般不具有追蹤能力）輕松實施追蹤分離電源的方法，以幫助最小化直流偏置電源帶來的一些不利影響。

　　在許多運算放大器電路中，直流偏置電源會影響運算放大器的性能，特別是在與高位計數模數轉換器 （ADC） 一起使用或者用于敏感傳感器電路的信號調節時。直流偏置電源電壓決定放大器的輸入共模電壓以及許多其他規范。

　　在上電期間，必須協調直流偏置電源的順序來防止運算放大器鎖閉。這樣會毀壞、損壞或者阻止運算放大器正常運行。本文解釋了追蹤電源對運算放大器的重要性，并介紹了一種利用通常不具有追蹤能力的線性穩壓器輕松實施一個追蹤分離電源的方法。

　　給一個運算放大器供電有兩種常見方法。第一種也是最簡單的一種方法是使用一個單一正電源，如圖 1 （a） 所示。第二種方法是使用一個分離（雙）電源（如圖1 （b） 所示），其同時具有一個正電壓和一個負電壓。這種分離電源在許多模擬電路中都非常有用，因為它允許包括零電壓電位的輸入信號或者在正與負之間搖擺的輸入信號。

　　圖 1 運算放大器供電選項

　　不管使用哪一種方法，輸入共模電壓都由電源電壓決定。輸入共模電壓只是兩個電壓的算術平均數。方程式 1 可用于計算輸入共模電壓，其中 VP 為正電壓軌的值，而 VN 為負電壓軌的值。

　　就一個單電源系統而言，VN 始終為零，因為運算放大器的負電源軌連接到接地電位。

　　利用圖 1 所示數值，單電源運算放大器具有一個 7.5V 的輸入共模電壓，而分離電源運算放大器有一個 0V 的輸入共模電壓。

　　一些運算放大器可以工作在單電源結構也可以工作在分離電源結構中。一些運算放大器甚至可以同非對稱分離電源（VP 大小與 VN 不等）一起工作。所有情況下，設計人員都需要驗證運算放大器是否能夠支持期望的電源配置結構。

　　另外，許多運算放大器都具有使用分離電源的特點。因此，如果一個運算放大器專為單電源結構中分離電源運行而設計，則可能會存在一些性能差異。

　　使用對稱分離電源時，正負電壓必須互相追蹤，特別是在電路初次上電時。追蹤電源是一種調節其輸出電壓至另一個電壓或信號的電源。對于大多數運算放大器而言，正電源電壓與負電源電壓始終應該大小相等而極性相反。

　　另外，您也可以對負電源進行調節，使其與正電源大小相等而極性相反。兩種方法都會產生相同的上電波形。

　　如果兩個電源并非大小相等而極性相反，則運算放大器可在上電期間鎖閉。鎖閉可能會毀壞、損壞或者阻止運算放大器正常運行。

　　圖 2 顯示了一個典型運算放大器電源電路的示意圖。此處，一個開關電源提供一個正 18V 和一個負 18V。兩低壓降 （LDO） 線性穩壓器進一步將 ±18V 調節至 ±15V。該 LDO 一般安裝在電源和運算放大器之間，旨在降低開關電源產生的高頻開關噪聲。LDO 具有較高的電源抑制（以比率表示，PSRR），其減弱了寬帶頻率下 LDO 輸入的噪聲。

　　圖 2 運算放大器的典型電源結構

　　這樣可幫助向運算放大器提供低噪聲電源。運算放大器還具有自己的 PSRR，其一般在 80dB 以上。然而，運算放大器僅在數千赫茲帶寬時具有高 PSRR，因此 LDO 用于提供高達數百千赫茲帶寬的高 PSRR。

　　圖 2 所示電路本身沒有追蹤能力。在上電期間，無法保證每個 LDO 與另一個 LDO 大小相等而極性相反。上電期間每個 LDO 的輸出電壓都由所有軟啟動電路、限流、負載電容、負載電流以及輸入電壓決定。

　　因此，在啟動時兩個電壓大小不同而極性也不相反是有可能的。另外，LDO 上電并提供穩態的 DC 輸出以后，它們仍然有可能大小不等，因為每個 LDO 都具有其自己的輸出電壓精度，而且反饋電阻會因其容差而稍微不同。

　　除上電期間的鎖閉問題以外，如果每個電源的最終工作 DC 電壓隨時間而變化，則電源會對系統性能產生影響。電源輸出會因線電壓、負載電流變化和溫度變化而不同。電源輸出會在其精度規范內有所不同，其一般為額定輸出電壓的 3% 到 5%。

　　盡管這些電源電壓的變化很小，但卻會改變運算放大器的輸入共模電壓點，其通常被建模為運算放大器輸入的額外補償電壓。因為運算放大器有高 PSRR，因此建模補償電壓等于輸入共模電壓變化值除以運算放大器的 PSRR。方程式 2可用于計算電源變化引起的運算放大器輸入的補償電壓。

　　方程式 2 所示 PSRR 以分貝表示，其可在大多數運算放大器產品說明書中找到。方程式 2 給出了以運算放大器輸入為參考的補償電壓。用方程式 2 所得結果乘以運算放大器增益，運算放大器輸出可參考補償電壓。

　　由于運算放大器的 PSRR 進一步降低了電源的微小變化，因此您可能會錯誤地得出如下結論：電源電壓的微小變化在系統中影響極小或者沒有影響。作為一個定量舉例，我們可對一個全差動運算放大器進行分析，其將信號緩沖至一個 24位 ADC。

　　圖 3 顯示的是一個使用全差動運算放大器的簡化示意圖，例如：OPA1632，其配置為一個為 24 位 ADC（例如： ADS1271）提供信號的單位增益緩沖器。該電路是 ADC 評估電路板的簡化示意圖。運算放大器由 LDO 供電，其線壓、負載和溫度精度為 3%。LDO 的輸出電壓針對 ±15V 標稱值進行配置。

　　圖 3 計算補償誤差影響的示例電路

　　如果每個 LDO 的輸出電壓均恰好各是 +15V 和 –15V，則共模輸入電壓剛好為 0V。就本例而言，如果零伏在其輸入上，則我們自 ADC 讀取零計數。那么，電源大小相等而在運算放大器輸入上沒有信號的情況下，您會從 ADC 讀取零計數。

　　然而，假設正電壓 LDO 輸出增加 3%，仍然沒有超出 LDO 規范。使用 15V 輸出時，這 3% 的變化等同于電源電壓從 450mV 上升到 15.45V。根據數據表，運算放大器的典型 PSRR 為 97dB。

　　方程式 2 現在可用于計算運算放大器輸入的失調電壓。在運算放大器輸入有一個額外的 3.178μV 失調電壓。由于運算放大器被配置為一個單位增益緩沖器，因此該 3.178μV 也存在于輸出，并施加于ADC。ADC 的滿量程輸入范圍為 ±2.5V，因此每個 ADC 位相當于 298nV。

　　使用電源產生的補償電壓，ADC 現在讀取 11 個計數，而非零計數。電源在讀取 ADC 計數中引入了一個 DC 補償誤差。該誤差會因 LDO 輸出電壓而不同，而 LDO 輸出電壓又隨時間、溫度、負載電流和輸入電壓而變化。這便使得這種誤差難以通過校準去除掉，也讓 ADC 的低四位變得不確定。

　　提高 LDO 追蹤和精度（或者漂移）性能的一種簡單方法是將圖 2 所示電路修改為圖 4 所示電路。附加放大器 U1 和四個電阻需要針對 2 增益進行配置。額定值條件下，R3 和 R4 之間的節點應為零伏。因此，R1 的值必須等于 R2，而 R3 的值必須等于 R4。