新型低功耗兩級運算放大器設計方案

　　1. 引言

　　隨著IC設計集成度和復雜度日益增加，如何進行低功耗設計已成為了一個必須解決的問題。目前實現低壓模擬電路的方法主要有三種:亞閾值，襯底驅動和浮柵設計。采用亞閾值特性實現的低功耗電路主要是利用了MOS 晶體管在進入亞閾值區域時漏極電流不是馬上消失，而是與柵控電壓呈一個指數關系，每當電壓下降80mV時，電流下降一個數量級，從而使功耗變小。但由于亞閾值電路的電流驅動能力較小，只適合部分電路設計。實現低功耗，主要是降低電源電壓，但是受亞閾值導通的特性影響，標準CMOS 工藝中的閾值電壓不會比深亞微米工藝的閾值電壓有較大的下降，因此電路工作電壓的降低將受到閾值電壓的限制。

　　采用襯底驅動是解決閾值電壓受限的重要途徑，根據漏電流公式：

　　看出當VDS為常數時，ID主要受VBS得控制，于是在襯底端加信號能有效地避開閾值電壓的限制，可以用非常小的信號加在襯底端和源端就可以用來調制漏電流，所以這種技術也可以用來實現低功耗。但是對于N(P)阱工藝，只能實現襯底驅動P(N)MOS管，嚴重限制了它的應用。

　　準浮柵技術由于與標準CMOS兼容并且性能優越，因此很多人預言，它將成為未來幾年低功耗模擬電路設計的新方向。

　　2. 浮柵和準浮柵技術

　　浮柵技術[5] 最開始是用于存儲器應用中，熟悉的EPROM，E^2PROM，FLASH 存儲器都廣泛地采用了浮柵技術。近年來，浮柵技術也被用于了模擬電路中。浮柵的工作原理是:一端與電氣連接，也就是我們傳統意義上的柵極，還有一個是沒有引外線的，它被完全包裹在一層SIO2 介質里面，是浮空的，所以稱為浮柵。

　　圖1 浮柵晶體管的結構及電氣符號

　　它是利用了浮柵上是否存儲電荷或存儲電荷的多少來改變MOS 管的閾值電壓，實際上是一個電壓加權處理的過程。浮柵晶體管的一個最顯著的特點是浮柵與其他端的電絕緣非常良好，在一般條件下，浮柵晶體管能將電荷保存達幾年之久，而損失的電荷量小于2%。通過改變浮柵電荷，改變其等效閾值電壓，從而實現所需要的功能。但由于它不能與標準CMOS工藝兼容，所以限制了它的應用。因此，Jaime Ramire-Angulo[1] 等人提出了基于浮柵技術的準浮柵技術。

　　準浮柵MOS管的結構同浮柵晶體管的結構類似，所不同的是他們的初始電荷方式不同，準浮柵NMOS(PMOS)晶體管是通過一個阻值非常大的上(下)拉電阻直接把浮柵接到電源VDD(GND)上，解決了它的初始問題。但是在集成電路工藝中，做一個阻值非常大的電阻是不太可能的，因為它電阻的值會隨諸多因素變化，精確它的值就不太可能，而且大阻值的電阻會占用大量的芯片面積，也是不經濟的。所以在COMS 工藝中可以用一個MOS管來代替電阻，將一個二極管連接的工作在截止區的MOS 晶體管來等效為一個阻值非常大的電阻。圖2 所示了一個兩輸入準浮柵NMOS 晶體管。

　　圖2 兩輸入準浮柵NMOS 晶體管

　　3 傳統的兩級運算放大器

　　運算放大器[2-3]是模擬集成電路和混合信號集成電路的基本電路單元，是模擬集成電路設計的關鍵模塊之一。它的性能對整個電路以及芯片的影響是至關重要的。

　　由于傳統的單級放大器不適合低壓設計，越來越多的設計使用多級放大器。與傳統的共源共柵結構相比，兩級運算能獲得更高的電壓增益和輸出擺幅。在本次的設計中，我們選用了圖3 所示的兩級運算結構。這種結構是目前應用得最為廣泛的電路之一，在低壓的工作環境下，它能得到較為理想的輸入共模范圍和輸出擺幅。并通過米勒補償電容和調零電阻串聯的補償電路使兩級運放的頻率響應特性和轉換速度得到了很好的改善，是一種簡單又比較有實際運用意義的電路。

　　對電路的結構分析，可以知道：