?

以下討論驗(yàn)證了一個(gè)被現(xiàn)存A/D轉(zhuǎn)換器應(yīng)用所忽略的選擇：有些條件下采用分立的比較器和D/A轉(zhuǎn)換器更容易實(shí)現(xiàn)A/D轉(zhuǎn)換。這種替代方案通常采用不同的測試方法，但是具有低成本、高速度、更大靈活性以及更低功耗等優(yōu)點(diǎn)。

　　瞬態(tài)電壓分析

　　捕獲快速幅度變化事件(瞬態(tài))的“強(qiáng)力”技術(shù)就是采用處理器支持的高速ADC和RAM對其進(jìn)行簡單量化(圖1)。單觸發(fā)事件可能必須采用這種方法，因?yàn)樾枰@取瞬態(tài)細(xì)節(jié)。然而，如果瞬態(tài)是重復(fù)性的，則可采用DAC/比較器的方法測量它們的峰值幅度及其它特性(圖2)。

　　比較器的一個(gè)輸入引腳由DAC設(shè)置判定電平，瞬態(tài)信號施加到另一個(gè)輸入。通過調(diào)整DAC輸出可確定峰值瞬態(tài)幅度。超越門限時(shí)，采用數(shù)字鎖存捕獲比較器的輸出響應(yīng)。僅需要比較器輸入支持瞬態(tài)帶寬，任意長的DAC輸出建立時(shí)間并不會影響測量精度。這樣，在模擬域可用低成本DAC和比較器代替昂貴的ADC。

?

　　圖1 采用“強(qiáng)力” 法進(jìn)行瞬態(tài)分析，ADC電路耗電大且價(jià)格昂貴

?

　　圖2 如果圖1應(yīng)用可接受對幅度進(jìn)行重復(fù)測量，用DAC/比較器組合替代ADC可省電并降低成本。

　　需注意的是，在監(jiān)視模擬電壓時(shí)必須考慮容限。許多自診斷設(shè)備監(jiān)視系統(tǒng)電壓、溫度以及其它模擬量，容限值在軟件中設(shè)置。然而，如果這種比較由比較器實(shí)現(xiàn)，設(shè)置值由DAC提供，這樣可減輕處理器負(fù)荷，因?yàn)橹恍枰x取一位來表示超限狀態(tài)。

　　這種技術(shù)(模擬域比較)與ADC技術(shù)(數(shù)字域比較)具有相同精度，對于一個(gè)設(shè)置點(diǎn)時(shí)，可通過簡單比較實(shí)現(xiàn)，為什么還要對整個(gè)值進(jìn)行量化?必須提及的一種情況是：如果與幾個(gè)設(shè)置點(diǎn)進(jìn)行比較時(shí)，例如報(bào)警上限/下限和關(guān)斷的下限/上限電平，可選擇ADC，否則需要4路DAC和4個(gè)比較器。

　　由DAC構(gòu)建簡單的ADC

　　便攜式儀器受成本和尺寸限制，有些情況下可以利用DAC實(shí)現(xiàn)A/D轉(zhuǎn)換功能。例如，蜂窩電話和醫(yī)療電子通常采用DAC調(diào)整LCD對比度電壓(圖3)。有時(shí)可通過簡單添加一個(gè)比較器和開關(guān)，監(jiān)視溫度或電池電壓(如上所述)。那么現(xiàn)有DAC可執(zhí)行兩種任務(wù)，在DAC執(zhí)行模擬至數(shù)字轉(zhuǎn)換時(shí)關(guān)閉顯示器。作為另一種替代方案，由模擬開關(guān)和電容構(gòu)成的簡單采樣/保持電路(圖4)可在A/D轉(zhuǎn)換期間維持LCD的對比度電壓。

?

　　圖3 該電路常見于便攜儀器

?

　　圖4 對圖3增加兩個(gè)比較器，由DAC實(shí)現(xiàn)ADC功能，節(jié)省成本。

　　另外一種方法就是用一個(gè)低成本雙路DAC替代現(xiàn)有單路DAC。雙路DAC中的一路用于產(chǎn)生LCD對比度電壓，另一路用于構(gòu)成ADC。無論單路還是雙路，都需要DAC和比較器支持快速、驅(qū)動DAC的簡單程序，以及對比較器采樣來實(shí)現(xiàn)逐次逼近。

　　設(shè)計(jì)考慮

　　DAC和比較器的結(jié)合非常簡單。信號作用到比較器的同相輸入端，DAC提供的數(shù)字可編程門限作用到反相輸入端。只要信號比門限值大，比較器就會產(chǎn)生邏輯高電平輸出。但在使用時(shí)必須注意幾個(gè)方面：

　　為確保精確的門限電平，考慮到比較器的輸入偏置電流以及比例網(wǎng)絡(luò)，DAC的直流輸出阻抗應(yīng)很小。在超低功耗電路中更應(yīng)注意，DAC的輸出阻抗可能高達(dá)10kΩ。

　　DAC的另一個(gè)要求是低交流輸出阻抗。否則，比較器輸出的高速數(shù)字信號的壓擺率經(jīng)過布線寄生電容耦合，將產(chǎn)生輸入瞬態(tài)變化，導(dǎo)致自激并降低精度。如果允許犧牲一定的建立時(shí)間，可在比較器輸入端增加一個(gè)旁路電容來降低DAC的交流輸出阻抗。DAC輸出放大器的大電容負(fù)載可導(dǎo)致不穩(wěn)定或振蕩，但這個(gè)問題可在DAC輸出串聯(lián)一個(gè)電阻加以修正。

　　比較器的主要問題是滯回。大多數(shù)比較器電路帶有滯回，以防止噪聲和振蕩，但使用滯回時(shí)必須謹(jǐn)慎——它會造成門限值隨輸出而改變。如果系統(tǒng)可對受輸出狀態(tài)影響的滯回進(jìn)行補(bǔ)償，可以接受這種配置;否則，應(yīng)當(dāng)避免滯回。

　　如果采用的比較器具有內(nèi)部滯回并且不能禁止，可確保DAC輸出總是在相同方向逼近比較器門限，這樣可消除負(fù)面影響。通過在每位測試完成后將DAC設(shè)置為零，便于達(dá)到這一目的;例如，在本文最后列出的偽代碼后增加一行。

　　另一選擇是，通過增加一個(gè)小電容反饋也可消除滯回，這會加速比較器在線性工作區(qū)的轉(zhuǎn)換。或者，增加一個(gè)輸出觸發(fā)器或鎖存器，在給定時(shí)刻捕獲比較器輸出狀態(tài)。

　　當(dāng)前比較器都能夠很好地處理擺率受限的輸入信號。例如，Maxim公司的MAX913和MAX912在這方面尤其有效，因?yàn)樗鼈冊诰€性工作區(qū)能夠確保穩(wěn)定。圖5列舉了MAX913在高速、12位應(yīng)用中的性能。圖6電路(超低功耗8位轉(zhuǎn)換器)在不使用時(shí)可將其關(guān)閉以節(jié)省能量。

?

　　圖5 由于比較器在其線性工作區(qū)保持穩(wěn)定，該高速、12位幅度采集器可處理低速輸入電壓。

?

　　圖6 該低電壓、8位數(shù)據(jù)采集器替代ADC具有幾個(gè)優(yōu)勢：低成本、低功耗、以及采樣間隔期間關(guān)斷功能。

　　DAC/比較器組合IC

　　Maxim提供3款單芯片器件可大大簡化設(shè)計(jì)，這些芯片組合了比較器和DAC。每款器件都非常適合本文應(yīng)用及其它多種應(yīng)用。

　　例如，MAX516是一款4通道器件，具有亞微秒速度，非常適合多種中等速度、多通道應(yīng)用(圖7a)。

　　MAX910是單通道、高速、TTL輸出DAC/比較器，具有8ns傳輸延遲(圖7b)。類似器件(MAX911)具有更高速度——ECL互補(bǔ)輸出、4ns傳輸延遲。

?

　　圖7 Maxim 8位DAC/比較器IC包括4通道MAX516(a)、高速、TTL兼容MAX910(b)、以及ECL兼容MAX911(未列出)

　　逐次逼近

　　逐次逼近采用天平和一系列用于確定物體重量的二進(jìn)制權(quán)重(權(quán)重相對值為1、2、4、8、16等)的方式很容易說明。確定一個(gè)未知重量的最快方法(逐次逼近)，首先，將未知重量與最大權(quán)重進(jìn)行比較。根據(jù)天平指示，要么移除該重量，要么增加下一個(gè)最大重量，按這種方式一直到最小的權(quán)重。物體的重量就是天平盤上剩余權(quán)重的總和。

　　在逐次逼近ADC中，內(nèi)部DAC的位模擬系列二進(jìn)制重量，比較器輸出模擬天平指示。驅(qū)動權(quán)位處理的邏輯保存在封裝好的ADC的逐次逼近寄存器(SAR)或者控制DAC/比較器電路的處理器軟件子程序，該子程序可由不到20行的代碼來實(shí)現(xiàn)(表1)。