低功耗控制器與高DC電壓的接口連接 - 全文

??????? 新一代的接口器件，被稱作數(shù)字輸入串行器 (DIS)，其在連接低功耗微控制器的同時能夠以最高能效方式對數(shù)字輸入電壓進(jìn)行檢測，檢測范圍最低可達(dá) 6Vdc，最高可達(dá)300 Vdc。本文將介紹數(shù)字輸入串行器的工作原理及其低、中、高壓輸入信號的配置情況。

　　工作原理

　　為了更好地理解 DIS 的工作原理，我們以完整的接口設(shè)計為背景來對這種器件進(jìn)行研究(請參見圖 1)。一般而言，高壓總線為一組傳感器開關(guān)即 S0 – S7 供電，其開/關(guān)狀態(tài)由器件的八個現(xiàn)場輸入即 IP0 – IP7 來檢測。內(nèi)部信號處理將輸入信號轉(zhuǎn)換為低伏電平，并將其應(yīng)用于并行輸入、串行輸出移位寄存器的輸入。由于微控制器的負(fù)載脈沖作用于 /LD 輸入，因此內(nèi)部輸入數(shù)據(jù)被鎖閉到移位寄存器中。微控制器向 CLK 輸入施加一個時鐘信號，根據(jù)該信號以串行方式將數(shù)據(jù)從 DIS 中移位，然后通過數(shù)字隔離器進(jìn)入一個控制器寄存器，這樣便完成了移位寄存器內(nèi)容的讀取。

　　高壓接口要求使用數(shù)字隔離器，目的是將劇烈變化的遠(yuǎn)距離傳感器開關(guān)接地電位，同控制器電子器件的局部接地電隔離。

數(shù)字輸入串行器的典型結(jié)構(gòu)

　　圖1數(shù)字輸入串行器的典型結(jié)構(gòu)

　　適用于高伏接口的一些傳感器開關(guān)包括接近開關(guān)、繼電器觸、限位開關(guān)、按鈕開關(guān)等等。就高輸入電壓而言，輸入電阻器 RIN0到 RIN7的實(shí)施對于將輸入開關(guān)閾值升至更高電平來說是必要的，而低輸入電壓的系統(tǒng)一般無需輸入電阻器。

　　圖1 表明高達(dá) 34V 的電源電壓可以直接作用于電源接線端和八個輸入端，無需保護(hù)電阻器。在使用這種電源電壓的情況下，內(nèi)部線性穩(wěn)壓器可以提供穩(wěn)定的 5V 輸出，以為器件內(nèi)部電路和外部隔離器或者微控制器供電。另一個輔助功能是片上溫度傳感器，其在結(jié)溫達(dá)到 150oC 時便向控制器發(fā)出報警。

　　通過可調(diào)節(jié)輸入電流限制，讓在器件輸入端直接使用高達(dá) 34V 的高壓成為可能。就純電阻輸入的高壓接口而言，由于輸入電流增加帶來輸入電壓上升，從而導(dǎo)致其功耗急劇上升。與之相比，由于將輸入電流限制在某個恒定電平，而這一電平可以通過使用一個外部精密電阻器來進(jìn)行調(diào)節(jié)，因此 DIS 的輸入極大地降低了功耗。

　　另外，每條通道都對其輸入信號進(jìn)行強(qiáng)度和耐力檢查。這種電流、電壓檢測功能具有一些內(nèi)部信號閾值，用于確保通道不會被漏電流或者殘留電壓觸發(fā)。

　　在導(dǎo)通狀態(tài)(開關(guān)關(guān)閉)的情況下，電流比較器檢測輸入電流是否高于預(yù)定義的漏電流閾值，而電壓比較器則檢測輸入電壓是否高于內(nèi)部設(shè)定的基準(zhǔn)電壓。如果兩個比較器輸出均為邏輯高電平，則可編程去抖動濾波器檢查輸入狀態(tài)的新變化是否由噪聲瞬態(tài)或者真輸入信號所引起。

　　導(dǎo)通狀態(tài)時，濾波器輸出為高電平，同時電流限制器輸出連接至信號返回輸出(Rex)。每個 RE-輸出均有一個發(fā)光二極管 (LED) 連接接地層，從而實(shí)現(xiàn)傳感器開關(guān)狀態(tài)的可視化指示。因此，如果某個開關(guān)關(guān)閉，則 LED 亮起。在斷開狀態(tài)(開關(guān)打開)下，濾波器輸出為低電平，同時電流限制器的輸出接地，則 LED 不亮。

　　輸入配置

　　針對某種應(yīng)用對數(shù)字輸入串行器進(jìn)行配置時，只有兩個重要的參數(shù)，即輸入電流限制 IIN-LIM和導(dǎo)通閾VIN-ON。這兩個參均通過外部電阻器 RLIM 以及 RIN0 到 RIN7來進(jìn)行調(diào)節(jié)。盡管 RLIM定義所有八條輸入通道的電流限制，但也可以通過使用不同的 RIN值，來單獨(dú)設(shè)定每條通道的導(dǎo)通閾值。

　　電流限制器內(nèi)部實(shí)現(xiàn)比較器功能，其閾值電流 ITH與最大輸入電流 IIN-LIM完全相同。利用一個反射系數(shù)為 n = 72 的電流鏡，通過基準(zhǔn)電流 IREF推導(dǎo)出 ITH。由于 IIN-LIM與 ITH相同，因此最大輸入電流可以表示為：

方程式1

　　IREF反過來又由內(nèi)部 1.25V 帶隙基準(zhǔn)與外部電阻器 RLIM的比計算得到：

. 方程式2

　　將方程式2 插入到方程式 1 中，得到 IIN-LIM為 RLIM的函數(shù)：

. 方程式3

　　求解方程式3 得到 RLIM，即設(shè)置理想電流限制所需的電阻器值：

. 方程式4

　　現(xiàn)場輸入導(dǎo)通閾值電壓 VIN-ON，與電流限制、輸入電阻器以及器件輸入的導(dǎo)通閾值電壓 VIP-ON有關(guān)。VIP-ON等于內(nèi)部電壓檢測比較器的固定 5.2V 基準(zhǔn)電壓。因此，VIP-ON可以表示為：

方程式5

　　插入 VIP-ON的數(shù)值，然后代入方程式3 的 IIN-LIM計算結(jié)果，得到：

方程式6

　　然后求解 RIN，得到設(shè)置規(guī)定電流限制條件下理想導(dǎo)通閾值所要求的輸入電阻器值：

方程式7

　　因此，針對各種應(yīng)用對 DIS 進(jìn)行完全配置只需要兩個方程式，即方程式3 用于設(shè)置電流限制，而方程式7 用于達(dá)到理想導(dǎo)通閾值電壓。根據(jù)這兩個方程式，表1 列出了不同輸入閾值電壓和電流限制的各種電阻器組合情況。

　　表1各種輸入配置

　　* 要求齊納鉗位

　　表 1 中的星號表示非常高的輸入電壓會超出最大器件電壓 34V。這種情況下，IPx 和接地之間連接的 30V 齊納二極管可防止器件輸入毀壞。將開關(guān)閾值設(shè)定在輸入電壓范圍的中間，即 VIN-ON = VIN-max/2，這時最大齊納電流將等于輸入電流限制，即 IZ-max = IIN-LIM，同時總輸入電流將為電流限制的兩倍。

　　若想節(jié)能，需將電流限制設(shè)定為 0.5mA。很明顯，在這種低輸入電流情況下，將指示器 LED 連接至 Rex 輸出沒有意義，因為其不會亮起。相反，我們應(yīng)該將它們放置在 CMOS 輸出可以很容易地實(shí)現(xiàn) LED 驅(qū)動功能的控制器端。

　　串行接口

　　圖1 表明對于高達(dá) 24V 標(biāo)稱值、或者 34V 最大值的總線電源來說，數(shù)字輸入串行器可以將總線電壓調(diào)低到 5V，以為數(shù)字隔離器或者微控制器提供充足的電源。但是，在高壓條件下，在DIS之前調(diào)低總線電源電壓，會極大地降低總功效。在非隔離應(yīng)用中，使用一個微型充電泵，并通過控制器電源為 DIS 提供備用電源，這樣做更利于提高能效。但是，在隔離式應(yīng)用中，要求一個隔離式 DC-DC 轉(zhuǎn)換器來穿過隔離層提供控制器電源。

　　實(shí)施電氣隔離的原因是，數(shù)字輸入串行器一般用于檢測遠(yuǎn)距離安裝傳感器和信號源的輸出電壓，例如：AC 整流器的輸出，其接地電位明顯不同于本地控制器接地。將各種接地電位相互連接會引起大量接地環(huán)路電流流動。使用數(shù)字隔離器可以防止出現(xiàn)這種情況。

　　如前所述，DIS 數(shù)字接口的控制很容易實(shí)施。系統(tǒng)控制器只需通過其通用輸出端之一，向 DIS 的/LD 輸入端發(fā)送一個短且低活躍度的負(fù)載脈沖，旨在將當(dāng)前的現(xiàn)場輸入狀態(tài)鎖存至 DIS 移位寄存器中。之后，它向 CLK 線路施加一個時鐘信號，以串行方式移出寄存器內(nèi)容。

　　如圖2 所示，DIS 的移位寄存器結(jié)構(gòu)通過簡單地將前面器件的串行輸出 SOP 連接至后面器件的串行輸入 SIP，實(shí)現(xiàn)以菊花鏈方式連接多個器件。這種方法允許進(jìn)行高通道數(shù)目的緊湊型數(shù)字輸入模塊設(shè)計，同時其僅使用了一個串行接口。

　　一次讀取多個 DIS 器件的內(nèi)容時，較短的讀取周期時間便為基本要求，而標(biāo)準(zhǔn)微控制器 SPI 接口的最大速度已經(jīng)可以達(dá)到 10 MHz 或者 20 Mbps。但是，DIS 的串行接口可以支持高達(dá) 300 Mbps的數(shù)據(jù)速率，其甚至超出了一些高速隔離器的數(shù)據(jù)速率。因此，若想將讀取周期時間縮短至絕對最小值，便要求極高的時鐘頻率，同時還必須消除隔離器的傳播延遲。

　　正因如此，微控制器常常被現(xiàn)場可編程門陣列 (FPGA) 所取代，因為它不僅僅具有高時鐘頻率，而且還允許實(shí)現(xiàn)接收時鐘輸入(如圖 2 藍(lán)色線條所示)。然后，由 FPGA 發(fā)送的相同時鐘信號，經(jīng)過隔離器延遲，開始將寄存器內(nèi)容移出 DIS，同時與 SOP 信號一起通過另一個隔離器通道獲得反饋，從而保持接收時鐘和數(shù)據(jù)之間的相位關(guān)系。