基于PTM 0.18 μm CMOS工藝的BSIM3模型，采用Hspice對襯底驅(qū)動軌至軌運放的特性進行仿真。冗余差分輸入信號取0.4 V。圖2為輸入共模電壓范圍曲線，轉(zhuǎn)移曲線斜率約為1的線性部分即為輸入共模電壓范圍。從圖2可測出共模輸入電壓范圍為-0.36 V～0.39 V，達到了軌至軌輸入。

圖2 輸入共模電壓范圍曲線

　　將該運算放大器接成閉環(huán)形式，反向增益為10，測量其輸出電壓范圍，所得輸出電壓擺幅曲線如圖3所示。從圖中可以看到，輸出電壓擺幅約為-0.39 V～0.395 V時，基本達到軌至軌輸出。至此，運算放大器已達到了軌至軌輸入和軌至軌輸出的設計要求。

圖3 輸出電壓擺幅曲線

　　圖4為運算放大器的幅頻特性曲線。當電源電壓取0.8 V時，得到直流開環(huán)增益為62.1 dB，單位增益帶寬2.14? MHz，相位裕度52°，功耗為65.9 μW。

圖4 運算放大器的幅頻特性曲線

　　在運算放大器的兩個輸入端加相同的信號，做交流小信號分析，測出電路的共模電壓增益如圖5所示。在低頻下，電路的共模增益為-114 dB，結合前面交流小信號分析的結果，可得出電路的共模抑制比為176.1 dB。圖6為電壓抑制比仿真曲線，低頻時，電壓抑制比約為-73.8 dB。

圖5 共模電壓增益

圖6 電壓抑制比仿真曲線

　　綜上仿真結果表明，該襯底驅(qū)動運算放大器具有良好的性能。雖然運算放大器的頻率帶寬和線性度有所下降，但是卻能有效避開閾值電壓的限制，將電源電壓降低到0.8 V，功耗為65.9 μW，同時實現(xiàn)了軌至軌的輸入／輸出電壓范圍。在傳統(tǒng)的柵驅(qū)動軌至軌運算放大器信號通路中存在MOS管閾值電壓的影響，因此限制了其在超低電源電壓下的應用。

總結：本文通過采用襯底驅(qū)動互補差分對電路，有效降低了CMOS模擬集成電路對電源電壓的要求，通過改進型前饋式AB類輸出級來提高電壓的增益，實現(xiàn)了超低壓下運算放大器信號放大，獲得了-0.36 V～0.39 V的共模輸入范圍和-0.39 V～0.395 V的輸出電壓范圍。仿真得到該運算放大器具有良好的性能指標，能夠有效地驅(qū)動阻性負載，且結構簡單，適于低壓低功耗模擬集成電路應用。