射頻功率放大器的阻抗匹配設計

本文主要對射頻功率放大器電路設計進行介紹，主要介紹了射頻功率放大器電路設計思路部分，以及部分設計線路圖。

一、阻抗匹配設計

大多數PA都內部集成了到50歐姆的阻抗匹配設計網絡，不過也有一些高功率PA將輸出端匹配放在集成芯片外部，以減小芯片面積。

常用的匹配設計有微帶線匹配設計、分立器件匹配設計網絡等，在典型設計中有可能會將兩者共同使用，以改善因為分立器件數值不連續帶來的匹配設計不佳的問題。

PA阻抗匹配設計原理和射頻中的阻抗匹配相同，都是共軛匹配設計，主要實現功率的最大傳輸。常用工具可以使用Smith圓圖來觀察阻抗匹配設計變化，同時用ADS軟件來完成仿真。

二、諧波抑制

由本人微博《射頻功率放大器 PA 的基本原理和信號分析》得知，諧波一般是由器件的非線性產生的倍頻分量。諧波抑制對于CE、FCC認證顯得尤為重要。由于諧波的頻率較分散，所以一般采用無源濾波器來衰減諧波分量，達到抑制諧波的效果。

不僅PA，其它器件包括調制信號輸出端都有可能產生諧波，為了避免PA對諧波進行放大，有必要在PA輸入端即添加抑制電路。

上圖所示無源濾波器常用于2.4G頻段的芯片輸出端位置，該濾波器為五階低通濾波器，截止頻率約為3GHz，對2倍頻和3倍頻的抑制分別達到45.8dB和72.8dB。

使用無源濾波器實現諧波抑制有以下優點：

l 簡單直接，成本有優勢

l 良好的性能并且易于仿真

l 可以同時實現阻抗匹配設計

三、系統設計優化

系統設計優化主要從電源設計，匹配網絡設計出發，實現PA性能的穩定改善。

3.1 電源設計

功率放大器是功耗較大的器件，在快速開關的時候瞬間電流非常大，所以需要在主電源供電路徑上加至少10uF的陶瓷電容，同時走線盡量寬，讓電容放置走線上，充分利用電容儲能效果。PA供電電源一般有開關噪聲和來自其它模塊的耦合噪聲，可以在PA靠近供電管腳處放置一些高頻陶瓷電容。有必要也可以加扼流電感或磁珠來抑制電源噪聲。

從SE2576L的結構框圖可以看出，該PA一共由三級放大組成，每一級都單獨供電，前面兩級作為小信號電壓增大以及開關偏置電路，其工作電流較小，最后一級功率放大，其電流很大。參考DEMO設計，VCC1串聯47R電阻，并聯一個1uF電容用于濾波;VCC2則添加1000pF和10pF兩個高頻電容，充分濾除100MHz到6GHz左右頻段的干擾信號。功率輸出端同時也提供直流供電路徑，所以流過L25的電流最大，C188用于在PA打開瞬間提供電流;添加L25、C193作用是防止射頻信號泄露，并對電源產生干擾，耦合到放大器的前端，造成自激或振蕩。同時在主供電電路上使用一個10uF陶瓷電容和10pF電容組合，減小PA供電網絡與其它模塊電源之間相互干擾。

3.2 輸入輸出端傳輸線

輸入輸出端傳輸線首先需要設計阻抗匹配，微帶線也用50歐姆特性阻抗線走線。連接分立元件的微帶線盡量短，并且分支器件放置在射頻信號傳輸主微帶線上，避免由天線效應產生的信號泄露和輻射。

如果有必要，可以在輸入端預留諧波抑制低通濾波器和π型衰減網絡。

在PA輸入端預留π型衰減網絡，可以調節PA輸入信號的動態線性范圍，獲得最佳的性能。如SE2576L增益為33dB，而11g線性輸出最大為26dBm，則此時的輸入信號強度最大為-7dBm。若產品設計輸出功率為20-25dBm范圍，那么輸入信號范圍則需要控制在? 13 到 ? 8 d B m -13到-8dBm?13到?8dBm以內，而從芯片端輸出的信號較大，如QCA9**1芯片輸出信號大概為? 9 到 3 d B m -9到3dBm?9到3dBm具有最好的信號質量，加上4 到 8 d B 4到8dB4到8dB的衰減量可以優化線性范圍。

3.3 接地處理

良好的接地不僅可以獲得較優的性能，同時還可以改善溫度。一般PA芯片的中間是一個大的接地焊盤，這個焊盤是主要的散熱途徑。至少放置3*3的接地孔，可以有效地將熱量傳遞到其它層銅箔，擴大散熱能力。為了減小地過孔的等效電感值，可以增大接地孔的尺寸。

芯片一些接地和NC的引腳可以連接到地，此時可以通過這些引腳將中間的地和頂層周圍地連接，進一步減小過孔引入的感性，同時增大散熱面積。