采用CMOS技術的數字步進衰減器能提供較高的抗ESD能力、高線性度、低插入損耗、串聯及并聯邏輯接口以及專有的超低噪音負電壓發(fā)生器。本文基于Peregrine（派更）半導體公司的單片數字步進衰減器（DSA，Digital Step Attenuator）產品系列，闡述了DSA通用設計方法、RF CMOS工藝以及這些器件的性能。

圖1：典型的步進衰減器。

DSA通過一個友好的處理器接口控制RF信號強度，被廣泛應用于多種RF產品，比如寬動態(tài)范圍接收器、功率放大器的失真信號消除環(huán)路，以及各種有線電視分配系統。

DSA通常具有“線性增益”的特性，是ADC與外界之間的普通接口。與模擬的解決方案相比，它們能提供更高的精確度、更好的溫度穩(wěn)定性以及更小的失真，此外還具有尺寸小、功耗低、易于實現等特點，是一種富有成本效益的解決方案。

圖2：帶單刀串聯開關的π型衰減器

本文的討論雖然集中于Peregrine半導體公司的PE4302（50Ω）與PE4304（70Ω）這兩種6位DSA器件上，但實際上這種DSA通用設計方法適用于所有類似產品。

單片衰減器的設計

圖1是一個典型的步進衰減器，衰減器的每個管腳位于兩個單刀雙擲（SPDT）開關之間。機械式繼電器或開關能提供幾乎無損耗的接觸，經過仔細設計，這種結構能提供很低的插入損耗和優(yōu)良的隔離度。

要使一個集成的解決方案提供與此相當的性能，需要一個具有相同特性、導通電阻小以及關斷電容在pF以下的固態(tài)開關。工作在線性區(qū)域的FET開關基本上可以滿足這個要求。FET的導通電阻RON雖然為有限值，但是可以在較大的器件中接近0Ω。但是大器件的成本高，如果有辦法將串聯開關的數量減少一半，例如將每個單元的SPDT換成單刀單擲開關（SPST），則在性能和成本上都可以得到改善。

圖3：π型、T型以及橋接T型電路。

圖2是π型衰減器經過改進的單刀串聯開關結構。在每個單元都由一個串聯SPST和兩個旁路SPST代替原來的兩個SPDT。實際上，這一技術將每個單元的插入損耗（IL）降低了一半，SPST結構也比SPDT更簡潔，同時性能更好，特別是在高頻的時候。

由于所有無源衰減器均為三端網絡，這種串聯/旁路設計需要與其它拓撲結構一起工作，如T型和橋接T型（見圖3）。可能是由于所受培訓或者習慣上的原因，工程師似乎更傾向采用π型結構，但是在一個電阻值跨度很大的單片電路中，這可能并不是最好的選擇。

設計分立電阻時，電阻值不是一個重要問題。然而在集成電路中，具有特定電阻系數的矩形面積決定了電阻的阻值，這種表面電阻在CMOS工藝中通常約為200Ω/square。集成電路設計面臨的難題是，不管電阻值是多倍于200Ω還是遠小于200Ω，電阻值都已經成為設計及制造過程中的一個棘手問題。

圖4：UTSi （RON/COFF）技術的發(fā)展圖。

設計阻值非常大或非常小的電阻都需要很大的面積以及很高的成本。大阻值的電阻是長而薄的方形設計，而小阻值的電阻則具有很寬的外形以避免公差問題。表1給出了最低有效位（LSB）為0.5dB的50Ω 6位二進制衰減器的電阻值，其中Rp和Rs分別代表每一個網絡中的旁路電阻和串聯電阻。

在表1第一行，步進值為0.5dB，這時π型及T型網絡所需的電阻比約為600:1（1738/2.9及868/1.4），而橋接T型網絡所需的電阻比只有它的一半，約為300:1（844/3）。當步進值為1dB和2dB時，橋接T型網絡仍然保持了較低的最大電阻值/最小電阻值的比率，它的電阻值范圍縮小了一半，其代價只是增加一個電阻。

圖5：典型的插入損耗與溫度之間的關系。

當步進值等于或大于4dB時，T型網絡的Rpp值較高而成為最佳選擇。這形成了一個普遍策略：當步進值較小時使用橋接T型網絡，當步進值較大時使用π型網絡。

無論是哪種情況，要使DSA具有較高的準確度、優(yōu)良的線性度、最小的工藝誤差以及最佳的溫度記錄，就需要每一個電阻的阻值遠遠大于相應開關的導通電阻RON。對于較低的dB值，T型結構的Rp值較高，約為幾百歐姆，相比之下旁路開關的RON（通常只有幾歐姆）顯得很小。同樣，當dB值較大時，π型網絡旁路電阻的阻值也較大，遠遠大于旁路開關的RON。

優(yōu)化方法

圖6：PE4302的1dB壓縮點與頻率的關系。

低RON和低關斷電容COFF對于串聯FET開關而言都是必不可少的。RON低意味著插入損耗小，但這也意味著需要使用COFF較大的大器件。但是高頻工作環(huán)境卻要求采用COFF很小的小器件，以便使串聯阻抗和隔離度都很大。這種矛盾可通過采用能提供適當隔離度的最大器件來解決。例如，當步進值為1dB時，串聯開關的隔離度為20dB就很好了。對于一個步進值為20dB的衰減單元而言，隔離度同樣為20dB的串聯開關，只有17dB為凈變化，其余3dB則為誤差。對于這點，有的工程師可能會說：“好吧，那就用更高的衰減值來補償。”理論上這是可行的，但是在實踐中，隔離度并不很具重復性，COFF只要有一點點變化，隔離度就會變化很大，因此必須確保對于每一個步進值都有合適的而非過大的隔離度。

電壓額定值是另一個可進行優(yōu)化的地方。每一個串聯開關都必須有一個與其衰減值成比例的最高工作電壓，例如，衰減步進值小則入射電壓下降幅度也較小。旁路開關則完全不同，試想一下零dB結構中的衰減器，所有衰減器都被旁路，每一個旁路開關都必須能承受滿擺幅輸入電壓。

圖7：IIP3的對比（工作電壓為3V，插入損耗為0dB）。

無論是串聯開關還是旁路開關，任何一個特定開關都是由一個、兩個、三個或更多串聯FET器件組成。因為多個串聯FET可以分擔入射電壓以達到所需的壓縮及截取點，所以預期的電壓值決定了FET器件的具體個數。隨著串聯器件數量的增加，晶體管的尺寸必須同步增加，以保持RON及COFF的組合值不變。

在最終DSA產品中，電阻阻值要略高于表1給出的值。每一個衰減器單元都在其設計值上增加了十分之幾dB（每個衰減單元的插入損耗），以獲得正確的凈變化。最后，在旁路電阻旁邊適當放上一些低值電容，就可解決其固有的高頻性能問題。雖然這對回波損耗有輕微影響，但是可大大提高平整性和精確性。