軟件無(wú)線(xiàn)電之Σ-Δ A/D轉(zhuǎn)換技術(shù)詳述

1 引言

??? 軟件無(wú)線(xiàn)電主要由天線(xiàn)、射頻前端、寬帶A/D和D/A轉(zhuǎn)換器、數(shù)字信號(hào)處理器（DSP）及各種軟件組成。軟件無(wú)線(xiàn)電體系結(jié)構(gòu)的一個(gè)重要特點(diǎn)是將A/D和D/A盡量靠近射頻前端。為減少模擬環(huán)節(jié)，在較高的中頻、甚至直接對(duì)射頻信號(hào)進(jìn)行數(shù)字化，后面所有功能都由軟件或數(shù)字硬件實(shí)現(xiàn)。軟件無(wú)線(xiàn)電通信系統(tǒng)要求ADC具有高速度、高精度和寬帶輸入信號(hào)范圍。
??? 主要依靠一攬子電阻網(wǎng)絡(luò)來(lái)保證量化精度的傳統(tǒng)ADC，其精度不可能做得很高，其高端的非線(xiàn)性難以避免。那么，能不能減輕對(duì)電阻網(wǎng)絡(luò)的依賴(lài)轉(zhuǎn)而依靠數(shù)字信號(hào)處理技術(shù)來(lái)提高精度呢？答案是肯定的，但必須減少量化的帶內(nèi)噪聲。于是，Σ-Δ ADC和Σ-Δ DAC便應(yīng)運(yùn)而生了。
??? Σ-Δ A/D轉(zhuǎn)換技術(shù)的實(shí)質(zhì)是盡量降低模擬電路的復(fù)雜程度，減少帶內(nèi)的量化噪聲，然后采用數(shù)字信號(hào)處理和VLSI技術(shù)相結(jié)合的方法來(lái)提高信號(hào)處理精度，增加動(dòng)態(tài)范圍。下面詳細(xì)討論Σ-Δ A/D轉(zhuǎn)換技術(shù)。

2 Σ-Δ A/D轉(zhuǎn)換技術(shù)

2.1 Σ-Δ A/D轉(zhuǎn)換器的基本原理
2.2.1 A/D轉(zhuǎn)換中的混疊噪聲和量化噪聲
??? 一般認(rèn)為，傳統(tǒng)ADC的量化噪聲可作如下近似:

其中,q為量化臺(tái)階，b為量化位數(shù)。相應(yīng)的噪聲譜密度為：

??? 可見(jiàn)，量化位數(shù)b越多，量化噪聲功率越小，采樣頻率fs越高，分布在基帶內(nèi)的噪聲越少。
2.2.2 低通Σ-Δ A/D轉(zhuǎn)換器的基本原理
??? 低通Σ-Δ A/D量化是在量化的基礎(chǔ)上發(fā)展而來(lái)的，Σ-Δ ADC組成框圖如圖1所示。

它與傳統(tǒng)A/D轉(zhuǎn)換器的最大不同在于量化過(guò)程。后者取樣與量化值是一一對(duì)應(yīng)的，而前者幾乎完全拋開(kāi)了這一點(diǎn)。
??? 圖2 (a)是一個(gè)典型的Σ-Δ低通調(diào)制器的原理框圖，圖2（b）是Σ-Δ低通調(diào)制器的Z域模型。

軟件無(wú)線(xiàn)電之Σ-Δ A/D轉(zhuǎn)換技術(shù)詳述

待量化的模擬信號(hào)與Σ-Δ調(diào)制后的1bit輸出信號(hào)相差后，送到積分器中，進(jìn)行1bit量化，從而得到采樣率為fs的1bit流，該1bit流包含了原始模擬信號(hào)的大部分特性。隨后，系統(tǒng)把該1bit流送給后面的數(shù)字抽取器，由數(shù)字抽取器從這些粗糙的量化數(shù)據(jù)中重構(gòu)出低采樣率的高分辨率數(shù)字信號(hào)。由于該方法采用1bit量化，因而硬件結(jié)構(gòu)簡(jiǎn)單。由于采樣頻率很高，因而對(duì)前端模擬抗混疊濾波器的要求大大降低。而這兩方面的因素正是解決傳統(tǒng)A/D轉(zhuǎn)換器分辨率難以提高的關(guān)鍵。對(duì)傳統(tǒng)的并行A/D轉(zhuǎn)換器而言，采樣頻率每增加一倍，信噪比改善約為3dB，相當(dāng)于0.5位的量化位數(shù)。而Σ-Δ轉(zhuǎn)換器則為：采樣頻率每增加一倍，信噪比改善約為9dB，相當(dāng)于1.5位的量化位數(shù)。這就是說(shuō)，要達(dá)到相的量化信噪比，Σ-Δ轉(zhuǎn)換器與普通A/D轉(zhuǎn)換器相比，所需的采樣率要低得多。
??? 歸納起來(lái)，Σ-Δ調(diào)制器性能主要得益于過(guò)采樣（Oversampling）、噪聲整形（Noise Shaping）及抽取（Decimation）。
??? （1）過(guò)采樣
??? 過(guò)采樣是Σ-Δ調(diào)制器以速度換精度的前提。過(guò)采樣帶來(lái)的好處是：減少了基帶內(nèi)的量化噪聲。由式（1），分布在基帶內(nèi)的噪聲功率為：

一般地，fb≤fs，因此，基帶內(nèi)的噪聲能量被大大降低。應(yīng)該指出，這只是在不計(jì)Σ-Δ調(diào)制的情況下，僅由采樣率fs提高帶來(lái)的量化噪聲減小。如果計(jì)及由Σ-Δ調(diào)制帶來(lái)的量化噪聲向高頻端的推移，則基帶噪聲功率會(huì)進(jìn)一步減小。
??? 過(guò)采樣帶來(lái)的另一個(gè)好處是：降低了對(duì)前端抗混疊模擬濾波器的要求。傳統(tǒng)ADC與過(guò)采樣ADC所需的抗混疊濾波器傳輸函數(shù)分別如圖3（a）和圖3（b）所示。

軟件無(wú)線(xiàn)電之Σ-Δ A/D轉(zhuǎn)換技術(shù)詳述

傳統(tǒng)ADC的防混濾波器過(guò)渡帶為fn/2-fb，而過(guò)采樣ADC的防混濾波器過(guò)渡帶為fs/2-fb, 但fsfb，故，過(guò)采樣ADC的防混濾波器過(guò)渡帶比傳統(tǒng)ADC的寬很多。既然過(guò)渡帶與通帶之比決定了濾波器的復(fù)雜性，因此，過(guò)采樣ADC對(duì)防混濾波器的要求非常簡(jiǎn)單。例如，對(duì)fs/fn=64，一個(gè)簡(jiǎn)單的RC低通濾波器就足夠了。
??? （2）噪聲整形
??? 噪聲整形是Σ-Δ調(diào)制器提高輸出SNR(信噪比)的關(guān)鍵。Σ-Δ調(diào)制器能將低頻量化噪聲調(diào)制到高頻段，改變?cè)肼暦植?，這就是噪聲整形的由來(lái)。
??? 噪聲整形大大增加了過(guò)采樣效果，即用提高工作采樣頻率換取量化精度的效果。因此，只要濾除了帶外的量化噪聲，就能夠從1bit流中有效地用速度換取精度。這正是Σ-Δ轉(zhuǎn)換器獲取高分辨率的原理所在。
??? (3) 數(shù)字抽取
??? 濾除將要折疊到基帶中的噪聲是數(shù)字濾波級(jí)的主要任務(wù)，去除量化噪聲也就相當(dāng)于提高了數(shù)字輸出的有效精度，即把1bit數(shù)據(jù)重構(gòu)成多bit數(shù)據(jù)。同時(shí)，它還要把過(guò)高的采樣率降下來(lái)。
??? 調(diào)制器的輸出是模擬輸入的粗糙量化。然而，調(diào)制器是在奈奎斯特頻率的N倍上進(jìn)行采樣的。故，高精度可以通過(guò)平均這N個(gè)點(diǎn)而獲得。平均過(guò)程相當(dāng)于頻域的低通濾波。其抽取過(guò)程可按圖4進(jìn)行。

軟件無(wú)線(xiàn)電之Σ-Δ A/D轉(zhuǎn)換技術(shù)詳述

用單一系數(shù)的梳狀濾波器作抽取器的第一級(jí)可以極大地節(jié)約時(shí)間，但是，它并不能有效去除大部分帶外量化噪聲，因此，實(shí)用中都需再加一個(gè)FIR數(shù)字濾波器。
??? 這樣，過(guò)采樣、噪聲整形和數(shù)字濾波方法的有機(jī)結(jié)合就可以克服現(xiàn)有VLSI技術(shù)難以制作噪聲容限小的模擬電路之不足，在無(wú)需附加工藝的情況下，利用元件精度和匹配要求低的“Σ-Δ量化器”來(lái)實(shí)現(xiàn)高分辨率的A/D轉(zhuǎn)換。

3 高階Σ-Δ A/D轉(zhuǎn)換技術(shù)

??? Σ-Δ A/D轉(zhuǎn)換器的基帶噪聲比奈奎斯特采樣器或Δ調(diào)制器的要小得多。但是，對(duì)前述的一階Σ-Δ調(diào)制器，其基帶噪聲并不能降到低于10比特A/D轉(zhuǎn)換器所要求的60dB的SNR要求。因此，要想盡量減少基帶內(nèi)的量化噪聲，只有增加采樣頻率。但是，采樣頻率的增加受到電路工作頻率和數(shù)字濾波器性能的制約。據(jù)此，為了增加噪聲整形效果以便降低所需的采樣頻率，在一階Σ-Δ調(diào)制器的基礎(chǔ)上發(fā)展了各種各樣的高階Σ-Δ調(diào)制器。
??? 下面，我們先討論二階Σ-Δ調(diào)制器。既然這些層疊結(jié)構(gòu)使用噪聲前饋的方案，因此，系統(tǒng)總是穩(wěn)定的。當(dāng)多級(jí)一階Σ-Δ回路疊用以獲得高階調(diào)制器時(shí)，傳向后續(xù)回路的信號(hào)是當(dāng)前回路的噪聲。這個(gè)噪聲是積分器輸出與量化器輸出的差值。
??? 如果輸入到第2和第3級(jí)Σ-Δ回路的信號(hào)分別是Q1，Q2，則第2級(jí)Σ-Δ調(diào)制器的量化輸出為：

類(lèi)似地，對(duì)于3階ΣΔ調(diào)制器，

這里，Q3是第3級(jí)Σ-Δ調(diào)制器的量化噪聲。
??? 分析表明，3階Σ-Δ調(diào)制器的帶內(nèi)量化噪聲明顯比1階的小。
??? 我們用Matlab語(yǔ)言對(duì)低通Σ-Δ A/D轉(zhuǎn)換過(guò)程進(jìn)行了仿真，得到的結(jié)果與理論分析十分相符(3階環(huán)，輸出SINAD約為108dB)。其主要程序略。

4 結(jié)束語(yǔ)

??? 上面, 我們對(duì)低通Σ-Δ A/D轉(zhuǎn)換技術(shù)作了較為詳細(xì)的分析。國(guó)外從八十年代后期開(kāi)始大規(guī)模地對(duì)Σ-Δ A/D和Σ-Δ D/A轉(zhuǎn)換技術(shù)展開(kāi)研究,目前，已有成熟的Σ-Δ ADC和Σ-ΔDAC產(chǎn)品。