引言

軟件無線電技術的宗旨是構造一個具有開放性、標準化、模塊化的通用硬件平臺，將無線通信的各種功能，如工作頻段、調制解調類型、數據格式、加密抗干擾模式、通信協議等用軟件來完成，并使寬帶A/D和D/A轉換器盡可能靠近天線。理想的軟件無線電結構如圖1所示。其中，N-/RT為準時和實時；信源/信宿包括窄帶業務與未來的寬帶業務。

傳統的短波電臺由于頻率資源擁擠，時變電離層信道嚴重的頻率選擇性衰落以及多徑時延、各種大氣噪聲以及人為無線電噪聲的影響，只適合于傳輸模擬話音以及低速率數據。隨著現代無線通信理論與軟硬件技術的發展以及對電離層信道特性的深入探索，短波電臺出現了以下幾方面的變化：①采用跳頻技術來提高抗干擾能力；②采用自適應通信技術來提高建鏈能力；③數據通信(包括圖文數據及聲碼話數據等)成為重要的業務方式；④采用數字加密方式等。

理論上就目前ADC的速度而言能夠滿足對短波波段信號進行低通采樣，但直接在射頻端進行A/D轉換存在以下問題。①嚴重影響接收機的選擇性和靈敏度，一般射頻頻段內會存在若干強窄帶干擾，為防止超載并降低ADC的量化噪聲，ADC必須具有大動態范圍，而當信號很弱接近噪聲基底時，ADC的無寄生動態范圍SFDR指標決定了接收機總的SNR，ADC的實現難度很大；②短波波段帶寬較寬，ADC前的寬帶抗混疊濾波器與寬帶放大器目前性能還不夠理想；③數字信號處理器對射頻段窄帶信號進行信道分離解調難度很大；④ADC采樣孔徑抖動引起的信噪比惡化相對嚴重。因此，目前對傳統短波電臺的數字化改造大都保留了電臺的射頻以及模擬混頻環節，而在頻率較低并且固定的二中頻處進行。

本文中我們設計的短波中頻數字化平臺是在二中頻500kHz處進行數字化，從而省去傳統電臺的邊帶濾波等一系列模擬解調環節，構筑一個統一的硬件平臺實現單邊帶、調幅、等幅報音等的軟件調制解調，并在此基礎上加載跳頻、自適應、并行及串行Modem 數傳等調制解調模塊。短波中頻數字化平臺結構原理如圖2所示。其中，N-RT為準實時和實時；信源/信宿包括窄帶業務與未來的寬帶業務。

1　數字變頻技術

從圖2可以看出，從中頻采樣信號到基帶信號是通過數字變頻來完成的，數字變頻技術是軟件無線電的核心技術之一，涉及到多抽樣率數字信號處理(MRDSP：multiratedigitalsignalprocessing)技術，后者是自20世紀70年代開始發展起來的數字信號處理領域的一門重要技術。數字變頻器主要由數字混頻器、數控振蕩器和低通濾波器3部分組成。數字變頻采用正交混頻，而且需要對信號進行重采樣抽取或者內插濾波(此處的抽取濾波包括2步操作，首先是抗混疊低通濾波，然后是樣點的抽取；內插濾波則先是樣點的內插，然后是抑制鏡頻的低通濾波)。因為中頻接收信號經過正交混頻以后已變為基帶信號，此時信號只在中頻采樣頻帶(二分之一中頻采樣率)內占很小一部分，經低通抽取濾波后可以在保持信號不受影響的情況下降低數據速率(降為基帶采樣率)，有助于減輕后端數字信號處理壓力；對于發送通道在正交混頻之前必須先進行內插濾波以提高信號的數據率，使之至少達到奈奎斯特采樣定理要求的兩倍信號最高頻率，否則會產生嚴重的混疊。

在模擬變頻中，混頻器的非線性和模擬本振的頻率穩定度，邊帶、相位噪聲、溫度漂移、轉換速率等都是人們最關心和難以徹底解決的問題，這些問題在數字變頻中是不存在的，頻率步進、頻率間隔等也具有理想的性能。和模擬變頻器相比，數字變頻還具有以下優點：①載頻與數字濾波器系數具有可編程性；②數字混頻不存在非線性失真，因而互調小；③數字濾波頻響特性好；④系統造價低等。

目前市場上有大量專為數字變頻而設計的專用可編程數字信號處理器，如Intersil公司的HSP50214/215，HSP50415，Graychip公司的GC1012，GC4014以及AD公司的AD9856，AD6620/22/24等，這些芯片指令集較為簡單，速度也較快，并且處理效率更高。本文中我們設計的中頻數字化平臺即采用了兩塊專用的數字變頻芯片：HSP50415和AD6620。

HSP50415是Intersil公司單路數字上變頻芯片，該芯片具有很強的調制能力，內部主要由內插濾波器、復調制器、定時和載波數控振蕩器、雙12位150M采樣率D/A轉換器四部分組成。采樣率轉換包括3級內插濾波器，內插范圍4～128K；支持正交AM及PM調制；提供脈沖成形濾波以及星座圖映射等；該芯片最大輸出采樣率100MSPS，最大輸入速率25MSPS，前端具有256級深度的FIFO；32位可編程數控振蕩器提供最大50MHz載波和0.023Hz頻率精度。

該芯片內部共有16個控制寄存器和4個觸發選通寄存器，還有多個可配置RAM塊，有2個外部接口，uP NT ER FA CE用于芯片配置以及初始化，DATAINTERFACE用于I，Q正交數據輸入。圖3給出了一種該芯片和TM S320C54x的參考接口電路。芯片配置時，由于內部控制寄存器大都是32位字長，而uP接口只有8位寬，每個控制字需要連續加載4次才能完成，在此期間，片選線和讀寫線都必須保持有效狀態。數據輸入時，根據驅動時鐘DATACL K的產生不同，有同步和異步兩種方式，前者直接把HSP50415的2×SYMCLK(2倍輸入碼元時鐘)接到DATACL K作為數據輸入驅動時鐘，此時碼元輸入輸出嚴格同步，H SP 50415前端的F IFO不起作用，DSP通過控制輸入使能TXEN來進行總線隔離；后者DATACL K由DSP通過地址譯碼產生，當DSP不向H SP50415發送數據時DATACLK為高電平，總線被隔離，DSP可根據FIFO的中斷狀態來確定是否發送數據，本系統中采用基于中斷的異步方式。

HSP50415的初始化主要包括設定載波頻率、輸入碼元速率、FIFO中斷類型、整形濾波器系數、信道增益、工作模式以及輸出模式等。其中控制載波頻率和輸入碼元速率的寄存器值是根據下兩式計算的，Fsout是輸出采樣率，等于HSP50415的主時鐘，carrierFrequency是載波頻率，sym bolRate是碼元速率，也是輸入采樣率。

carrierNCOStep=(carrierFrequency/Fsout)×2^32

symbolNCOStep=(symbolRate/Fsout)×2^32

HSP50415中需要重點設計的是3級內插濾波器，其設計結果直接影響到數字信道性能。第1級濾波器為可編程FIR整形濾波器，主要完成首級內插濾波以及信號整形，該濾波器可以設計成脈沖成形濾波器；第2級濾波器為一系數固定的19階半帶濾波器，提供2倍內插，半帶濾波器的特殊結構可以在同樣的抽頭數下比FIR濾波器減少一半的運算量；第3級濾波器為內插濾波器，其沖激響應類似于級聯的積分梳狀濾波器，能夠提供2～8192倍的內插，而且能夠實現分數倍內插，該濾波器配置是芯片自動完成的。

AD6620是AD公司單路數字下變頻芯片，該芯片最高輸入速率67MSPS；32位復數NCO提供0.02Hz的頻率精度和相位與幅度抖動修正；采樣率轉換包括3級抽取濾波器，分別為2級級聯的CIC2濾波器、5級級聯的CIC5濾波器以及系數可編程FIR濾波器RCF；數據可以選擇16位并口輸出或者標準同步串口輸出，兩個獨立的控制和配置端口，可以動態配置AD6620。

AD6620內部有14個控制寄存器、一個RCF系數RAM塊和一個RCF數據RAM塊。一般采用uP端口(接DSP外部數據線)進行芯片配置，而用串口輸出下變頻后的數據，因此接口邏輯相對比較簡單。圖4給出了一種AD6620與TMS320C54x的參考接口方案。其中AD6620串口輸出采用了主機模式，即由AD6620提供串口時鐘和幀同步，DSP通過串口中斷接收數據。

本平臺中，AD6620前端采用AD6640進行中頻采樣，該芯片為12位65M采樣率高性能A/D轉換器，廣泛應用于中頻寬帶高速采樣領域，結合過采樣技術能夠進一步提高采樣精度。AD6620和AD6640采用相同的主時鐘，這樣能在二者之間達到最大的數據吞吐率。

理論分析如何配置3級抽取濾波器的抽取率才能獲得最佳信道特性及最小運算量是比較困難的，在級聯數與總的抽取率一定的情況下的抽取率分配方案是有限的，因此可通過計算機輔助設計窮舉搜索符合要求的各級抽取率，并用Parks-McClellan標準算法來設計最后一級可編程FIR濾波器，該濾波器主要用于末級抽取和信號整形，對信道性能影響很大。另外，AD6620數據文檔上還提供了根據抗混疊指標，通過簡單的計算公式及查表來快速確定CIC2和CIC5抽取率的方法。