圖1 DS/CDMA解擴解調系統原理框圖

1 DS/CDMA信號解擴解調的系統模型

根據國際上DS/CDMA信號發展的現狀，我們希望設計一個可以對DS/CDMA信號進行解擴解調的通用平臺，該平臺的系統模型如圖1所示：

分析該系統模型在不考慮噪聲與干擾的情況下，該系統的輸入信號=，經正交下變頻到基帶：

　　將上式中各相關運算項分別記作：

　　

2 基于FPGA來設計CDMA解擴解調的過程無線SOC開發 平臺499元 S3C4

設備實現基于第三代移動通信系統實現的關鍵技術基礎，采用大規模FPGA作為設備實現的硬件平臺，可作為直接序列擴頻/碼分多址信號接收的通用處理平臺。擬定CDMA解擴解調模塊的總體方案框圖如圖2.1所示。

中頻AGC單元控制70MHz中頻輸入信號的輸入能量，經器件AD6640采樣后送入FPGA信號處理模塊進行數字下變頻到I/Q路基帶，再將I/Q路基帶信號送入并行檢測模塊進行用戶檢測；并行檢測模塊采用大規模可編程邏輯器件ALTERA公司的EP2C70F672來實現，主要是通過并行匹配濾波器來完成搜索范圍之內的PN碼，被檢測出來的PN碼再反饋送入FPGA信號處理模塊進行解擴解調處理。FPGA信號處理模塊采用ALTERA公司的EP2S60F672來實現，該部分由16個模塊組成，每一個模塊都可以完成地址碼捕獲與跟蹤、相關解擴、相位估計、基帶解調等功能，輸出維特比軟判決數據信號；主控單元也在EP2S60F672中設計實現，該單元完成DDS控制、ADC采樣頻率配置、載頻初始化配置、地址碼配置、工作狀態檢測等功能，各種配置與檢測信息通過網絡接口用計算機控制輸入。無線SOC開發平臺499元 S3C44B0 ARM7開發板378元 S3C2410 ARM9開發板780元 AT91SAM7S64 ARM7

　　圖2 CDMA信號接收設備總體方案框圖

3 幾個關鍵模塊的實現過程

中頻處理與ADC單元主要由中頻自動增益控制、帶通/低通濾波、DDS采樣時鐘發生器、中頻ADC采樣這幾個模塊組成，采用速率是碼片時鐘N倍的時鐘作為采樣時鐘，然后將采樣后的數據送入FPGA中。

基帶接收處理單元由數字正交下變頻、時鐘基準DDS、可控地址碼產生、多路并行地址碼搜索捕獲、數字內插碼片跟蹤、碼分信道估計（幅度、相位估計、SIR估計）、多路數據相關解擴、差分相干解調數據接口（不含數據幀恢復）這些部分組成，主要完成信號的接收解擴解調功能。

主控單元主要由初始化配置（載頻配置、地址碼配置、工作狀態配置）、工作狀態檢測（捕獲指示、同步指示、接收狀態等）、控制接口處理（網絡接口）、RS-232接口等模塊組成。MCU總線與基帶處理單元相連，用于參數配置控制、工作狀態信息采集與顯示、外部通信等功能；網絡接口主要完成硬件和計算機的數據交換；RS-232接口主要控制液晶的顯示以及鍵盤輸入。

結束語

基于DS/CDMA信號解擴解調的基本原理，結合大規模邏輯器件FPGA的優點，本文作者創新的提出設計一個通用的解擴解調平臺，該平臺既可以用于CDMA信號蜂窩基站接收機的核心模塊，也可以用于衛星CDMA信號的解擴解調；該平臺已經在基站接收機上得到了應用和驗證，實踐證明該模塊搜索速度快，同時解擴解調的用戶數達到了16個，解擴解調的效率極高。由于該模塊采用ALTERA公司的大規模FPGA器件，所以很容易轉換成用于ASIC電路，有很廣闊的應用價值。

參考文獻:

[1]Altera FPGA/CPLD設計（高級篇），吳繼華，王誠，人民郵電出版社，2005年7月
[2]擴頻通信數字基帶信號處理算法及其VLSI實現，張欣，科學出版社，2004年8月
[3]Koji Ohno, Mamoru Sa Sawahashi, and Fumiyuki Adachi, "Wideband coherent DS-CDMA", Proceedings of the 45th EEE VTC Conference, Chicago, pp 779-783,1995.
[4]楊奎武，魏博.擴頻通信中匹配濾波器的FPGA 設計[J]微機算計信息,2005.3:117-119　　
[5]數字通信，John G.Proakis，電子工業出版社，2004年2月