SPI 的英文全稱為 Serial Peripheral Interface，顧名思義為串行外設(shè)接口。SPI 是一種同步串行通信接口規(guī)范，主要應(yīng)用于嵌入式系統(tǒng)中的短距離通信。該接口由摩托羅拉在20世紀(jì)80年代中期開(kāi)發(fā)，后發(fā)展成了行業(yè)規(guī)范。

SPI 是一種高速的、全雙工的、同步的通信總線，并且至多僅需使用 4 根線，節(jié)約了芯片的管腳，SPI主要應(yīng)用于EEPROM、FLASH、ADC、DAC等芯片，還有數(shù)字信號(hào)處理器和數(shù)字信號(hào)解碼器之間。

SPI 設(shè)備之間采用全雙工模式通信，是一個(gè)主機(jī)和一個(gè)或者多個(gè)從機(jī)的主從模式。主機(jī)負(fù)責(zé)初始化幀，這個(gè)數(shù)據(jù)傳輸幀可以用于讀與寫(xiě)兩種操作，片選線可以從多個(gè)從機(jī)選擇一個(gè)來(lái)響應(yīng)主機(jī)的請(qǐng)求。

來(lái)自主機(jī)或從機(jī)的數(shù)據(jù)在時(shí)鐘上升沿或下降沿同步。主機(jī)和從機(jī)可以同時(shí)傳輸數(shù)據(jù)。SPI接口可以是 3 線式或 4 線式。本文重點(diǎn)介紹常用的 4 線 SPI 接口。

接 口

4 線 SPI 器件有四個(gè)信號(hào)：

時(shí)鐘(SPICLK,SCLK)

片選(CS)主機(jī)輸出

從機(jī)輸入(MOSI)主機(jī)輸入

從機(jī)輸出(MISO)

產(chǎn)生時(shí)鐘信號(hào)的器件稱為主機(jī)。主機(jī)和從機(jī)之間傳輸?shù)臄?shù)據(jù)與主機(jī)產(chǎn)生的時(shí)鐘同步。同I2C接口相比，SPI器件支持更高的時(shí)鐘頻率。用戶應(yīng)查閱產(chǎn)品數(shù)據(jù)手冊(cè)以了解SPI接口的時(shí)鐘頻率規(guī)格。

SPI接口只能有一個(gè)主機(jī)，但可以有一個(gè)或多個(gè)從機(jī)。圖1 顯示了主機(jī)和從機(jī)之間的SPI連接。

圖1. 含主機(jī)和從機(jī)的SPI配置

來(lái)自主機(jī)的片選信號(hào)用于選擇從機(jī)。這通常是一個(gè)低電平有效信號(hào)，拉高時(shí)從機(jī)與SPI總線斷開(kāi)連接。當(dāng)使用多個(gè)從機(jī)時(shí)，主機(jī)需要為每個(gè)從機(jī)提供單獨(dú)的片選信號(hào)。本文中的片選信號(hào)始終是低電平有效信號(hào)。

MOSI和MISO是數(shù)據(jù)線。MOSI將數(shù)據(jù)從主機(jī)發(fā)送到從機(jī)，MISO將數(shù)據(jù)從從機(jī)發(fā)送到主機(jī)。

數(shù)據(jù)傳輸

要開(kāi)始SPI通信，主機(jī)必須發(fā)送時(shí)鐘信號(hào)，并通過(guò)使能CS信號(hào)選擇從機(jī)。片選通常是低電平有效信號(hào)。因此，主機(jī)必須在該信號(hào)上發(fā)送邏輯0以選擇從機(jī)。

SPI是全雙工接口，主機(jī)和從機(jī)可以分別通過(guò)MOSI和MISO線路同時(shí)發(fā)送數(shù)據(jù)。在SPI通信期間，數(shù)據(jù)的發(fā)送(串行移出到MOSI/SDO總線上)和接收(采樣或讀入總線(MISO/SDI)上的數(shù)據(jù))同時(shí)進(jìn)行。串行時(shí)鐘沿同步數(shù)據(jù)的移位和采樣。

SPI接口允許用戶靈活選擇時(shí)鐘的上升沿或下降沿來(lái)采樣和/或移位數(shù)據(jù)。欲確定使用SPI接口傳輸?shù)臄?shù)據(jù)位數(shù)，請(qǐng)參閱器件數(shù)據(jù)手冊(cè)。

時(shí)鐘極性和時(shí)鐘相位

在 SPI 中，主機(jī)可以選擇時(shí)鐘極性和時(shí)鐘相位。在空閑狀態(tài)期間，CPOL 為設(shè)置時(shí)鐘信號(hào)的極性。空閑狀態(tài)是指?jìng)鬏旈_(kāi)始時(shí) CS 為高電平且在向低電平轉(zhuǎn)變的期間，以及傳輸結(jié)束時(shí) CS 為低電平且在向高電平轉(zhuǎn)變的期間。CPHA 為選擇時(shí)鐘相位。

根據(jù)CPHA位的狀態(tài)，使用時(shí)鐘上升沿或下降沿來(lái)采樣和/或移位數(shù)據(jù)。主機(jī)必須根據(jù)從機(jī)的要求選擇時(shí)鐘極性和時(shí)鐘相位。根據(jù) CPOL 和 CPHA 位的選擇，有四種SPI 模式可用。表1顯示了這 4 種 SPI 模式。

表1.通過(guò)CPOL和CPHA選擇SPI模式

圖2至圖5顯示了四種SPI模式下的通信示例。在這些示例中，數(shù)據(jù)顯示在MOSI和MISO線上。?傳輸?shù)拈_(kāi)始和結(jié)束用綠色虛線表示?，?采樣邊沿用橙色虛線表示，移位邊沿用藍(lán)色虛線表示?。請(qǐng)注意，這些圖形僅供參考。要成功進(jìn)行SPI通信，用戶須參閱產(chǎn)品數(shù)據(jù)手冊(cè)并確保滿足器件的時(shí)序規(guī)格。

圖2 給出了SPI模式0的時(shí)序圖。在此模式下，時(shí)鐘極性為0，表示時(shí)鐘信號(hào)的空閑狀態(tài)為低電平。此模式下的時(shí)鐘相位為0，表示數(shù)據(jù)在上升沿采樣(由橙色虛線顯示)，并且數(shù)據(jù)在時(shí)鐘信號(hào)的下降沿移出(由藍(lán)色虛線顯示)。

圖2. SPI模式0，CPOL = 0，CPHA = 0：CLK空閑狀態(tài) = 低電平，數(shù)據(jù)在上升沿采樣，并在下降沿移出

圖3 給出了SPI模式1的時(shí)序圖。在此模式下，時(shí)鐘極性為0，表示時(shí)鐘信號(hào)的空閑狀態(tài)為低電平。此模式下的時(shí)鐘相位為1，表示數(shù)據(jù)在下降沿采樣(由橙色虛線顯示)，并且數(shù)據(jù)在時(shí)鐘信號(hào)的上升沿移出(由藍(lán)色虛線顯示)。

圖3. SPI模式1，CPOL = 0，CPHA = 1：CLK空閑狀態(tài) = 低電平，數(shù)據(jù)在下降沿采樣，并在上升沿移出

圖4. SPI模式2，CPOL = 1，CPHA = 1：CLK空閑狀態(tài) = 高電平，數(shù)據(jù)在下降沿采樣，并在上升沿移出

圖4 給出了SPI模式2的時(shí)序圖。在此模式下，時(shí)鐘極性為1，表示時(shí)鐘信號(hào)的空閑狀態(tài)為高電平。此模式下的時(shí)鐘相位為1，表示數(shù)據(jù)在下降沿采樣(由橙色虛線顯示)，并且數(shù)據(jù)在時(shí)鐘信號(hào)的上升沿移出(由藍(lán)色虛線顯示)。

圖5. SPI模式3，CPOL = 1，CPHA = 0：CLK空閑狀態(tài) = 高電平，數(shù)據(jù)在上升沿采樣，并在下降沿移出

圖5 給出了SPI模式3的時(shí)序圖。在此模式下，時(shí)鐘極性為1，表示時(shí)鐘信號(hào)的空閑狀態(tài)為高電平。此模式下的時(shí)鐘相位為0，表示數(shù)據(jù)在上升沿采樣(由橙色虛線顯示)，并且數(shù)據(jù)在時(shí)鐘信號(hào)的下降沿移出(由藍(lán)色虛線顯示)。

多從機(jī)配置

多個(gè)從機(jī)可與單個(gè) SPI 主機(jī)一起使用。從機(jī)可以采用常規(guī)模式連接，或采用菊花鏈模式連接。

常規(guī)SPI模式

在常規(guī)模式下，主機(jī)需要為每個(gè)從機(jī)提供單獨(dú)的片選信號(hào)。一旦主機(jī)使能(拉低)片選信號(hào)，MOSI/MISO線上的時(shí)鐘和數(shù)據(jù)便可用于所選的從機(jī)。如果使能多個(gè)片選信號(hào)，則MISO線上的數(shù)據(jù)會(huì)被破壞，因?yàn)橹鳈C(jī)無(wú)法識(shí)別哪個(gè)從機(jī)正在傳輸數(shù)據(jù)。

從圖6可以看出，隨著從機(jī)數(shù)量的增加，來(lái)自主機(jī)的片選線的數(shù)量也增加。這會(huì)快速增加主機(jī)需要提供的輸入和輸出數(shù)量，并限制可以使用的從機(jī)數(shù)量。可以使用其他技術(shù)來(lái)增加常規(guī)模式下的從機(jī)數(shù)量，例如使用多路復(fù)用器產(chǎn)生片選信號(hào)。

圖6. 多從機(jī)SPI配置

菊花鏈模式

在菊花鏈模式下，所有從機(jī)的片選信號(hào)連接在一起，數(shù)據(jù)從一個(gè)從機(jī)傳播到下一個(gè)從機(jī)。在此配置中，所有從機(jī)同時(shí)接收同一SPI時(shí)鐘。來(lái)自主機(jī)的數(shù)據(jù)直接送到第一個(gè)從機(jī)，該從機(jī)將數(shù)據(jù)提供給下一個(gè)從機(jī)，依此類推。

使用該方法時(shí)，由于數(shù)據(jù)是從一個(gè)從機(jī)傳播到下一個(gè)從機(jī)，所以傳輸數(shù)據(jù)所需的時(shí)鐘周期數(shù)與菊花鏈中的從機(jī)位置成比例。例如在圖7所示的8位系統(tǒng)中，為使第3個(gè)從機(jī)能夠獲得數(shù)據(jù)，需要24個(gè)時(shí)鐘脈沖，而常規(guī)SPI模式下只需8個(gè)時(shí)鐘脈沖。

圖7. 多從機(jī)SPI菊花鏈配置

圖8顯示了時(shí)鐘周期和通過(guò)菊花鏈的數(shù)據(jù)傳播。并非所有SPI器件都支持菊花鏈模式。請(qǐng)參閱產(chǎn)品數(shù)據(jù)手冊(cè)以確認(rèn)菊花鏈?zhǔn)欠窨捎谩?/p>

圖8. 菊花鏈配置：數(shù)據(jù)傳播

ADI公司最新一代支持SPI的開(kāi)關(guān)可在不影響精密開(kāi)關(guān)性能的情況下顯著節(jié)省空間。本文的這一部分將討論一個(gè)案例研究，說(shuō)明支持SPI的開(kāi)關(guān)或多路復(fù)用器如何能夠大大簡(jiǎn)化系統(tǒng)級(jí)設(shè)計(jì)并減少所需的GPIO數(shù)量。

ADG1412是一款四通道、單刀單擲(SPST)開(kāi)關(guān)，需要四個(gè)GPIO連接到每個(gè)開(kāi)關(guān)的控制輸入。圖9顯示了微控制器和一個(gè)ADG1412之間的連接。

圖9. 微控制器GPIO用作開(kāi)關(guān)的控制信號(hào)

隨著電路板上開(kāi)關(guān)數(shù)量的增加，所需GPIO的數(shù)量也會(huì)顯著增加。例如，當(dāng)設(shè)計(jì)一個(gè)測(cè)試儀器系統(tǒng)時(shí)，會(huì)使用大量開(kāi)關(guān)來(lái)增加系統(tǒng)中的通道數(shù)。在4×4交叉點(diǎn)矩陣配置中，使用四個(gè)ADG1412。此系統(tǒng)需要16個(gè)GPIO，限制了標(biāo)準(zhǔn)微控制器中的可用GPIO。圖10顯示了使用微控制器的16個(gè)GPIO連接四個(gè)ADG1412。

圖10. 在多從機(jī)配置中，所需GPIO的數(shù)量大幅增加

如何減少GPIO數(shù)量?

一種方法是使用串行轉(zhuǎn)并行轉(zhuǎn)換器，如圖11所示。該器件輸出的并行信號(hào)可連接到開(kāi)關(guān)控制輸入，器件可通過(guò)串行接口SPI配置。此方法的缺點(diǎn)是外加器件會(huì)導(dǎo)致物料清單增加。

圖11. 使用串行轉(zhuǎn)并行轉(zhuǎn)換器的多從機(jī)開(kāi)關(guān)

另一種方法是使用SPI控制的開(kāi)關(guān)。此方法的優(yōu)點(diǎn)是可減少所需GPIO的數(shù)量，并且還能消除外加串行轉(zhuǎn)并行轉(zhuǎn)換器的開(kāi)銷。如圖12所示，不需要16個(gè)微控制器GPIO，只需要7個(gè)微控制器GPIO就可以向4個(gè)ADGS1412提供SPI信號(hào)。開(kāi)關(guān)可采用菊花鏈配置，以進(jìn)一步優(yōu)化GPIO數(shù)量。在菊花鏈配置中，無(wú)論系統(tǒng)使用多少開(kāi)關(guān)，都只使用主機(jī)(微控制器)的四個(gè)GPIO。

圖12. 支持SPI的開(kāi)關(guān)節(jié)省微控制器GPIO

圖13用于說(shuō)明目的。ADGS1412數(shù)據(jù)手冊(cè)建議在SDO引腳上使用一個(gè)上拉電阻。為簡(jiǎn)單起見(jiàn)，此示例使用了四個(gè)開(kāi)關(guān)。隨著系統(tǒng)中開(kāi)關(guān)數(shù)量的增加，電路板簡(jiǎn)單和節(jié)省空間的優(yōu)點(diǎn)很重要。

圖13. 菊花鏈配置的SPI開(kāi)關(guān)可進(jìn)一步優(yōu)化GPIO

在6層電路板上放置8個(gè)四通道SPST開(kāi)關(guān)，采用4×8交叉點(diǎn)配置時(shí)，ADI 公司支持 SPI 的開(kāi)關(guān)可節(jié)省20%的總電路板空間。

SPI 協(xié)議的優(yōu)缺點(diǎn)

SPI 的優(yōu)點(diǎn)在于它有著比 I2C 更高的吞吐量，不被最大時(shí)鐘速度所限制，可實(shí)現(xiàn)潛在的高速、極為簡(jiǎn)單的硬件接口，外圍電路使用的上拉電阻是比 I2C 協(xié)議更少的，這意味著它具有比I2C的功耗更低、從機(jī)的時(shí)鐘來(lái)源來(lái)自主機(jī)設(shè)備，無(wú)需新增精密振蕩器、從機(jī)不需要唯一的地址、相對(duì)于并行接口而言，使用的引腳數(shù)目大大減少等優(yōu)點(diǎn)。

但同時(shí)有著一定的缺點(diǎn)，例如SPI沒(méi)有帶內(nèi)尋址、當(dāng)使用多個(gè)不同模式的從機(jī)設(shè)備時(shí)，主機(jī)設(shè)備切換模式時(shí)重新初始化，會(huì)使得訪問(wèn)從機(jī)設(shè)備速度變慢、SPI從機(jī)設(shè)備沒(méi)有硬件流控，只能通過(guò)主機(jī)自主的延遲下個(gè)時(shí)鐘周期到來(lái)的時(shí)間、僅能在短距離通信等缺點(diǎn)。但能在避免SPI的缺點(diǎn)的方向來(lái)應(yīng)用SPI的話，SPI的優(yōu)點(diǎn)讓它遠(yuǎn)遠(yuǎn)優(yōu)于其他協(xié)議。