3GHz CMOS低噪聲放大器優化設計

　　摘? 要： 基于0.18 μm CMOS工藝，采用共源共柵源極負反饋結構，設計了一種3 GHz低噪聲放大器電路。從阻抗匹配及噪聲優化的角度分析了電路的性能，提出了相應的優化設計方法。仿真結果表明，該放大器具有良好的性能指標，功率增益為23.4 dB，反向傳輸系數為-25.9 dB，噪聲系數為1.1 dB，1dB壓縮點為﹣13.05 dBm。

　　1 引 言

　　現代無線通信技術不斷地朝著低成本、便攜式的方向發展，使得基于CMOS工藝的射頻集成電路成為近年來的研究熱點。在射頻接收機的設計中，要想得到良好的總體系統性能，前端電路的優化設計尤為關鍵。而低噪聲放大器（LNA）作為無線通信系統射頻接收機的第一個功能模塊，其噪聲特性直接影響著整個接收機的靈敏度和信噪比，它必須在一定的功耗條件下，提供足夠的增益、優異的噪聲性能、良好的線性度和輸入輸出匹配。在GHz頻率范圍內，CMOS工藝相比其他工藝有價格低、集成度高、功耗低等優點，利用CMOS工藝來設計射頻集成電路已經得到越來越廣泛的應用，本文即采用CMOS工藝來實現對一種3 GHz低噪聲放大器的優化設計。

　　在LNA的設計中，應對增益、噪聲系數、輸入阻抗、線性度等幾個關鍵參數采取折衷原則進行處理[1]。T. H. Lee提出了功率約束條件下的設計規范[2]，之后又有很多人對CMOS LNA的設計方法進行了研究[3-5]。本文主要從分析LNA的輸入輸出阻抗匹配和噪聲系數的角度出發，針對每個參數的影響因素，分別提出優化的方法，然后綜合考慮其他各項指標，設計出了一種性能良好的低噪聲放大器，并進行了電路仿真和版圖設計。

　　2 LNA結構

　　在LNA的設計中，目前廣泛采用的是共源共柵源極負反饋（Cascode）結構，如圖1所示。在此結構中，源極負反饋既能實現輸入阻抗匹配，又能提高系統的穩定性，且具有改善LNA線性度的特點，而M1和M2組成的級聯結構，既提高了電路的輸出阻抗，使電路的增益有較大的提高，又能實現對電路的反向隔離[6]，使得輸出端和輸入端互不影響，從而方便了LNA的設計。

圖1 共源共柵源極負反饋結構

　　在上述結構的基礎上加上偏置電路，并對電路結構進行優化調整，即可得到完整電路結構。本文所實現的電路結構如圖2所示。

圖2? LNA電路圖

　　晶體管M1和M2構成Cascode結構，由于此結構沒有考慮共源極和共柵極之間的匹配，所以在M1和M2之間加上電感Lm，可以提高兩級間的匹配[7]，這樣不僅提高了功率增益，而且噪聲系數也可以得到改善[8]。同時在M1的柵源之間并聯一個電容C2，用來調節柵源之間的電容Cgs，方便與Lg和Ls一起來實現輸入阻抗的匹配。

　　晶體管M3、M4和M1、M2共同組成共源共柵電流鏡[9]，作為偏置電路，且M3和M4的寬度相對應取較小的值，以減小偏置電路消耗的電流。電阻R2應取足夠大以減小偏置電路帶來的噪聲電流，電阻R1用來調整輸入晶體管M1的柵源電壓和漏極電流以確定靜態功耗，電容C1可以使得M2的柵極交流接電源電壓。Cin與Cout均為隔直電容。

　　3 LNA性能優化

　　3.1 輸入輸出匹配

　　帶源極負反饋的LNA輸入端的小信號等效電路如圖3所示，其中gm是M1的跨導，Cgs是M1的柵源電容Cgs1和C2并聯得到的。

　　圖3? 源極負反饋結構的小信號等效電路

　　4 電路仿真與版圖設計

　　仿真采用TSMC的0.18 μm CMOS工藝，仿真環境為Cadence SpectreRF，電源電壓為2V。仿真結果如圖5所示。

　　從圖5（a）可以看出，所設計低噪聲放大器的功率增益在3 GHz處達到了23.4 dB，很好地滿足了功率增益的要求。圖5（b）中，輸入反射系數S11達到-25.9 dB，顯示了良好的輸入阻抗匹配。圖5（c）表明，經過噪聲優化，電路的噪聲系數只有1.1 dB，而圖5（d）中的1dB壓縮點為﹣13.05 dBm，說明該低噪聲放大器具有良好的線性度。

　　利用0.18 μm CMOS工藝模型，用cadence virtuoso軟件對LNA進行版圖設計，如圖6所示，版圖尺寸為0.485 mm × 0.395 mm。

　　5 結 論

　　本文通過對共源共柵結構的分析，從阻抗匹配、噪聲系數和線性度的角度對電路的性能進行優化，設計出了一種3 GHz的低噪聲放大器。在0.18 μm CMOS工藝下，利用Cadence SpectreRF軟件對電路進行了仿真，結果顯示，LNA的功率增益、阻抗匹配、噪聲系數和線性度等參數都達到了良好的性能。最后對LNA進行了版圖設計。

　　本文作者創新點：在分析共源共柵結構的基礎上改進了LNA的電路結構，提出了在共源共柵結構之間加電感以改善噪聲系數和并聯電容以增加輸入阻抗匹配的方法，對低噪聲放大器的設計具有一定的參考價值。