引言

為減少汽車碰撞事故的發生，汽車碰撞技術在近年發展很快。汽車避撞技術首先需要解決的問題是汽車之間的安全距離，當汽車與汽車之間的距離小于安全距離時，就應該能夠自動報警。本文給出了高速防撞器的核心部分：車距報警器的設計方法。設計了一款安裝于車前／車尾的便攜式系統，能在汽車停車、倒車以及行使過程中自動監控汽車與其它汽車、人和障礙物之間的距離，如果距離小于規定的安全距離（一般為兩米左右）則報警，防止惡**故的發生。

其原理是不斷監控利用超聲波距離傳感器得到的距離信息，遇到“危險信號”（距離過小）則報警。但是，由于汽車在行使過程中一般速度較高，同時某些用途的汽車的駕駛環境決定了其交通環境具有突發性、意外性的特點。因此，距離報警器必須具有實時、準確的特點，這對該系統的實時性要求非常高。系統原理框圖如圖1所示。

系統功能

系統的功能框圖主要有兩個子系統組成：信號采集子系統和監控子系統，如圖2所示。其中，信號采集子系統用于實現高速距離信號的采集，核心器件包括一片CPLD和一個和超聲測距傳感器相連的ADC。而監控子系統由51單片機最小系統組成，主要負責信號的預處理、判斷和驅動報警器。兩個子系統之間的通訊，由一片雙口RAM來完成。

兩個子系統的具體功能實現如下：

高速信號采集子系統

·CPLD接到MCU（89C51）的工作觸發信號（START，高電平有效）之后，開始控制和超聲距離傳感器的ADC，進行實時數據采集;

·與ADC控制信號同步提供RAM地址計數器（A0~A16）和寫信號（/WE），使得每次ADC的結果直接存入雙口RAM并且自動增加地址;

·當地址計數器達到最大的時候，發出中斷脈沖信號（RAM_FULL，上升沿有效），提示監控子系統RAM已滿，可以進行下一步處理;

C51監控子系統

·啟動后，發出工作觸發信號（START）給CPLD子系統，通知信號采集子系統開始工作，然后進入等待循環;

·接到RAM_FULL中斷（INT1）脈沖之后，知道RAM已經寫滿一幀。讀取雙口RAM中的數據，提取距離信息，判斷是“危險”還是“安全”;

·如果距離處于“安全”則退出中斷服務程序返回;如果為“危險”則拉低SRART信號，讓CPLD和ADC停止工作，并立刻驅動報警器報警，直至控制人員（司機）做出相應反映后手工復位。

系統軟、硬件設計

ADC選擇

由于系統頻率為20MHz，根據Nyquist定律，采樣頻率應該在40MHz以上，為了提高精度，本系統選用了AD公司的AD9283芯片，該芯片工作電壓為3.3V，最高工作頻率為100MHz，8Bit并口輸出。工作時，只需要CPLD控制器產生采樣時鐘輸入（上升沿有效）就可以完成一次AD采樣。

CPLD控制器

本系統的核心器件是CPLD控制器。在以往的數據采集系統中，ADC－RAM模塊往往采用MCU作為CPU來控制，因此，采集頻率直接受到MCU速度的制約，并且當速度要求較高時，和RAM存儲器的同步也成為問題。基于這個考慮，系統采用Altera公司的EPM7064 CPLD芯片來同時控制ADC和RAM，從而很好地解決了時序精度和同步的問題。CPLD的功能邏輯，用VHDL語言實現，首先定義了七個實際需要用到的端口：

start 開始采樣，單片機提供，告知CPLD子系統開始工作;

clk CPLD的時鐘，本系統采用epm7064的全局時鐘引腳;

enc ADC時鐘，上升沿有效;

we_ram_b 為RAM提供WE信號，低有效;

cs_ram_b 為RAM提供CS信號，低有效;

addr 為RAM提供地址信號，累加直至加滿產生中斷;

intr RAM寫滿中斷輸出，輸出一個上升沿;

對應于前面描述的兩個邏輯，我們用VHDL語言編寫了兩段過程。

系統仿真采用MAXPLUXII 10.1，經測試完全符合本系統的要求。

89C51單片機監控子系統部分為典型的51最小系統。其中，P0、P2被用于地址、數據復用口，INT1接受RAM_FULL的中斷輸入，P1口被用于控制，發送START信號等。

數據緩存及通訊

本系統包括兩個子系統，因此，兩個子系統之間必須通過緩沖器來進行通訊。一般而言，多處理器間通訊方法有三種：（1） 雙口RAM; （2） 高速FIF0; （3）總線開關加存儲器。雙端口 RAM作為一種特殊的RAM芯片，在高速數據采集處理系統中得到廣泛的應用。它具有兩個獨立的端口，各自均有一套獨立的數據總線、地址總線和控制總線，允許兩個端口獨立地對存儲器中的任何單元進行存取操作。當兩個端口同時對存儲器中的同一單元進行存取操作時，可由其內部仲裁邏輯決定優先權。即當兩組地址總線完全相同時，片內總線仲裁邏輯向后訪問的一方發出等待信號，使該方進入等待，待另一方訪問結束之后等待撤消，等待方繼續訪問這一地址。雙口RAM的特殊結構使得雙機可以方便快速地進行數據交換，大大提高了主機與DSP運動控制卡的并行處理能力，而且解決了DMA方式存在的問題。我們選用Integrated Device Technology公司的IDT7132/IDT7142單片雙口 RAM，它是2K*8Bit的雙口高速靜態RAM，存取速度為20ns，CPLD系統和89C51可以同時訪問。

超聲傳感器和報警器

系統輸入部分采用奧特儀表制造公司的P42-M超聲傳感器，而報警器為新華電子公司的XH04電磁式蜂鳴器。

整機調試

由于要采集的超聲信號屬于高頻信號，因此，PCB電路板的電磁兼容性問題顯得非常重要，本系統PCB板由專業廠商設計，充分考慮到了抗干擾的因素。經過測試，高頻信號在系統中沒有產生影響系統整體性能的干擾。

我們用數字信號發生器產生不同頻率的方波、三角波信號作為仿真信號直接輸入到ADC模擬輸入端進行測試，并在試驗中逐漸改變C51軟件中的報警閾值。測試結果表明，該系統很好地達到了預想的功能要求，并且有良好的實時性和魯棒性。

責任編輯：gt