MC100LVE310是一款低電壓，低偏斜2：8差分ECL扇出緩沖器，專為時鐘分配而設計。該器件具有全差分時鐘路徑，可最大限度地減少器件和系統偏斜。 LVE310提供兩個可選時鐘輸入，允許將冗余或測試時鐘合并到系統時鐘樹中。

為確保滿足嚴格偏斜規范，必須將差分輸出的兩端都端接進入50，即使只使用一方。在大多數應用中，將使用所有八個差分對，因此終止。在使用少于八對的情況下，必須至少終止與正在使用的輸出對相鄰的輸出對，以便保持最小的偏斜。不遵循本指南將導致所使用輸出的傳播延遲（大約10-20 ps）的小幅度下降，而對于大多數設計而言不會造成災難性，這將導致偏斜增加。請注意，封裝角將輸出彼此隔離，使得上述指南僅適用于封裝同一側的輸出。

MC100LVE310與大多數ECL器件一樣，可以從正VCC操作以LVPECL模式供電。這使得LVE310可用于+3.3 V系統中的高性能時鐘分配。設計人員可以利用LVE310的性能在背板或電路板上分配低偏斜時鐘。在PECL環境系列或戴維寧線路終端通常使用，因為它們不需要額外的電源，如果需要并聯終端，則需要提供V _CC -2.0 V的終端電壓。有關使用PECL的更多信息，設計人員應參考應用筆記AN1406 / D.

V _BB 引腳是內部產生的電源，僅適用于此器件。對于單端輸入條件，未使用的差分輸入是連接