完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
TSB41BA3B-EP提供在基于電纜的IEEE 1394網絡中實現三端口節點所需的數字和模擬收發器功能。每個電纜端口都包含兩個差分線路收發器。收發器包括監視線路狀況的電路,用于確定連接狀態,初始化和仲裁以及分組接收和傳輸。 TSB41BA3B-EP與鏈路層控制器(LLC)接口,例如TSB82AA2,TSB12LV21,TSB12LV26,TSB12LV32,TSB42AA4,TSB42AB4,TSB12LV01B或TSB12LV01C。它還可以通過電纜端口連接到集成的1394 Link + PHY層,例如TSB43AB2。
TSB41BA3B-EP采用3.3 V單電源供電。核心電壓由內部穩壓器提供給PLLVDD-CORE和DVDD-CORE端子。為保護鎖相環(PLL)免受噪聲影響,PLLVDD-CORE端子必須與DVDD-CORE端子分開去耦。 PLLVDD-CORE端子通過1μF和更小的去耦電容去耦,DVDD-CORE端子分別用1μF和更小的去耦電容去耦。 DVDD-CORE和PLLVDD-CORE之間的分離必須通過單獨的電源軌或平面實現。
TSB41BA3B-EP可由雙電源供電,為I /O提供3.3 V電源和核心電壓供應。 PLLVDD-CORE和DVDD-CORE端子的核心電壓必須滿足本數據手冊推薦工作條件部分的要求。 PLLVDD-CORE端子必須與DVDD-CORE端子分開,PLLVDD-CORE端子用1μF和更小的去耦電容去耦,DVDD-CORE端子用1μF和更小的去耦電容分別去耦。 DVDD-CORE和PLLVDD-CORE之間的分離可以通過單獨的電源軌或單個電源軌實現,其中DVDD-CORE和PLLVDD-CORE由濾波器網絡隔開,以保護PLLVDD-CORE的噪聲電源。
TSB41BA3B-EP需要外部49.152 MHz晶振來產生參考時鐘。外部時鐘驅動內部鎖相環(PLL),產生所需的參考信號。該參考信號提供控制出站編碼信息的傳輸的時鐘信號。 PHY將49.152MHz的時鐘信號提供給相關的LLC以實現兩個設備的同步,并且當操作符合IEEE 1394a-2000標準的PHY鏈路接口時,用于重新同步接收的數據。當PHY操作符合IEEE 1394b-2002標準的PHY鏈路接口時,PHY將98.304-MHz時鐘信號提供給相關的LLC,以實現兩個設備的同步。斷電(PD)功能通過將PD端子置為高電平來使能時,將停止PLL的操作。
符合JEDEC和行業標準的組件認證,確保在擴展溫度范圍內可靠運行。這包括但不限于高加速應力測試(HAST)或偏壓85/85,溫度循環,高壓釜或無偏HAST,電遷移,鍵合金屬間壽命和模塑化合物壽命。此類鑒定測試不應被視為超出特定性能和環境限制使用此組件的合理性。
實施Apple Computer,Incorporated和SGS Thompson,Limited的一項或多項專利所涵蓋的技術。
i.LINK是Sony Kabushiki Kaisha TA Sony Corporation的商標。
FireWire是Apple Computer,Inc。的商標.PowerPAD是Texas Instruments的商標。