這個18位總線接口觸發(fā)器設(shè)計用于1.65 V至3.6 VVCC操作。

SN74ALVCH16823具有三態(tài)輸出，專為驅(qū)動高電容或相對低阻抗負(fù)載而設(shè)計。該器件特別適用于實現(xiàn)更寬的緩沖寄存器，I /O端口，帶奇偶校驗的雙向總線驅(qū)動器和工作寄存器。

SN74ALVCH16823可用作兩個9位觸發(fā)器或一個18-位觸發(fā)器。當(dāng)時鐘使能（CLKEN）輸入為低電平時，D型觸發(fā)器在時鐘的低到高轉(zhuǎn)換時輸入數(shù)據(jù)。將CLKEN置為高電平會禁用時鐘緩沖區(qū)，從而鎖存輸出。將清除（> CLR）輸入設(shè)為低電平會使Q輸出變?yōu)榈碗娖蕉c時鐘無關(guān)。

緩沖輸出使能（< span style =“text-decoration：overline”> OE ）輸入可用于將九個輸出置于正常邏輯狀態(tài)（高或低邏輯電平）或高阻態(tài)。在高阻抗?fàn)顟B(tài)下，輸出既不會加載也不會顯著驅(qū)動總線。高阻抗?fàn)顟B(tài)和增加的驅(qū)動提供了驅(qū)動總線的能力，而無需接口或上拉組件。

輸出使能（OE）輸入不影響觸發(fā)器的內(nèi)部操作。當(dāng)輸出處于高阻態(tài)時，可以保留舊數(shù)據(jù)或輸入新數(shù)據(jù)。

為確保上電或斷電期間的高阻態(tài)，OE應(yīng)通過上拉電阻連接到VCC;電阻的最小值由驅(qū)動器的電流吸收能力決定。

提供有源總線保持電路，用于保持有效邏輯電平的未使用或浮動數(shù)據(jù)輸入。

• 德州儀器廣播公司的成員？家庭
• EPIC ?? （增強型高性能注入式CMOS）亞微米工藝
• ESD保護(hù)每MIL-STD-883超過2000 V，方法3015;使用機器型號超過200 V（C = 200 pF，R = 0）
• 每個JESD的閂鎖性能超過250 mA 17
• 數(shù)據(jù)輸入的總線保持消除了對外部的需求上拉/下拉電阻
• 封裝選項包括塑料300-mil收縮小外形（DL）和薄收縮小外形（DGG）封裝

Widebus ，EPIC是德州儀器公司的商標(biāo)。