国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

TLK10034 四路 XAUI/10GBASE-KR 收發器

數據:

描述

TLK10034 是一款四通道多速率收發器,此收發器用于高速雙向點到點數據傳輸系統中。 這個器件支持三個主模式。 它可被用作一個 XAUI 到 10GBASE-KR 的收發器、一個通用 8b/10b 多速率 4:1,2:1,1:1 串行器/解串行器,或者被用在 1G-KX 模式中。

運行在 10GBASE-KR 模式中時,TLK10034 將出現在其低速 (LS) 端數據輸入上的 8B/10B 編碼 XAUI 數據流串行化。 經串行化的 8B/10B 編碼數據以 64B/66B 編碼格式出現在高速 (HS) 端輸出上。 相似的,TLK10034 將出現在其高速端數據輸入上的 64B/66B 編碼數據流串行化。 格式為 8B/10B 的經解串行化 64B/66B 出現在低側端輸出上。 這個模式支持鏈路以及針對擴展長度應用的前向糾錯 (FEC)。

當運行在通用 SERDES 模式時,TLK10034 將出現在其低速 (LS) 端數據輸入上的 8B/10B 經編碼數據流進行 2:1 和 4:1 串化。 經串化的 8B/10B 編碼數據出現在高速 (HS) 輸出上。 相似的,TLK10034 將出現在其高速端數據輸入上的 8B/10B 編碼數據流進行 1:2 和 1:4 解串化。 經解串化的 8B/10B 編碼數據出現在低速端輸出上。 根據串化/解串化比率,低速端數據傳輸速率范圍介于 0.5Gbps 至 5Gbps 之間,而高速端數據傳輸速率介于 1Gbps 至 10Gbps 之間。還支持 1:1 重整形模式,但是速率限制在 1Gbps 至 5Gbps。

TLK10034 還支持具有 PCS (CTC) 功能的 1G-KX (1.25Gbps) 模式。 通過軟件服務開通或者自動協商可啟用這個模式。 如果使用了軟件服務開通,那么支持的數據傳輸速率可高達 3.125Gbps。

低速端和高速端數據輸入和輸出是具有集成端接電阻器的差分電流模式邏輯 (CML) 類型。

為了支持不同操作,TLK10034 提供了靈活的計時方案。 這些方案包括對使用一個從高速端恢復的外部抖動清除時鐘進行計時的支持。 此器件還能夠在 10GBASE-KR 和 1G-KX 模式下執行時鐘容限補償 (CTC),從而實現異步計時。

TLK10034 為自檢和系統診斷用途提供低速端和高速端回路模式。

TLK10034 具有針對系統測試的內置模式生成器和驗證器。 此器件支持不同 PRBS,高,低,混合,CRPAT 長/短,CJPAT,和 KR 偽隨機測試模式的生成和方波生成。 低速端和高速端上支持的模式類型取決于所選擇的操作模式。

TLK10034 在高速端和低速端都具有一個集成信號損失 (LOS) 檢測功能。 在輸入差分電壓擺幅少于 LOS 有效閥值的條件下,LOS 被置為有效。

在 10GBASE-KR 模式下,通過標準 XAUI 通道對齊可實現針對每個通道的通道對齊。 在通用 SERDES 模式下,通過一個私有通道對齊機制可實現針對每個通道的低速端通道對齊。 為了實現正確鏈路運行,上行鏈路合作方器件需要執行通道對齊機制。 正常鏈路運行只有在實現通道對齊之后才會重新開始。

四個 TLK10034 通道完全獨立。 它們可以在不同的基準時鐘、不同的數據速率、和不同的串化/解串化比率下運行。

TLK10034 的低速端是與一個能夠處理低速率串行數據流的現場可編程柵極陣列 (FPGA) 或者特定用途集成電路 (ASIC) 進行對接的理想選擇。 高速端非常適合通過光纖、電纜、或者背板接口與遠程系統對接。 TLK10034 支持 SFP 和 SFP+ 光模塊,以及 10GBASE-KR 兼容背板系統的運行。

特性

  • 四通道多速率收發器
  • 支持10GBASE-KR,XAUI,和1GBASE-KX以太網標準
  • 支持所有數據速率高達10Gbps通用公共無線接口(CPRI)和開放基站架構協議(OBSAI)
  • 在高速端支持數據速率高達10.3125Gbps的多速率串行解串器(SERDES)運行,在低速端支持的數據速率高達5Gbps
  • 高速端和低速端上的差分電流模式邏輯(CML)I /O接口
  • 到背板,無源和有源銅線纜,或者小尺寸可插拔(SFP)+光模塊的接口
  • 可選基準時鐘每通道(帶有多輸出時鐘選項)
  • 高速端和低速端上的回路功能
  • 支持數據重新定時操作
  • 支持隨機二進制序列(PRBS),隨機測試兼容模板(CRPAT),長連續抖動測試圖案(CJPAT),高/低/混頻模式,和KR偽隨機模式生成以及驗證,方波生成
  • 雙電源:標稱值1.0V,和1.5V或者1.8V
  • 無需電源排序
  • 發送去加重功能和接收自適應均衡可允許擴展背板/線纜達到高速端和低速端
  • 高速端和低速端上的可編程發送輸出擺動
  • 信號損失(LOS)檢測
  • 支持10G-KR鏈路協商,前向糾錯,自動協商
  • 超大數據包支持
  • JTAG; IEEE 1149.1 /1149.6測試接口
  • 業界標準數據管理輸入輸出(MDIO)條款45和22控制接口
  • 65nm高級CMOS技術
  • 工業用環境運行溫度(-40°C至85°C)
  • 功耗:每通道825mW(標稱值)
  • 器件封裝:19mm x 19mm,324引腳塑料球狀引腳柵格陣列封裝(PBGA),1mm焊球間距

參數 與其它產品相比?其他接口

?
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
TLK10034 TLK10031 TLK10232 TLK1211 TLK1221
-40 to 85 ? ? -40 to 85 ? ? -40 to 85 ? ? -40 to 85 ? ? -40 to 85 ? ?
FCBGA ? ? FCBGA ? ? FCBGA ? ? HVQFP ? ? VQFN ? ?
See datasheet (FCBGA) ? ? See datasheet (FCBGA) ? ? See datasheet (FCBGA) ? ? 64HVQFP: 144 mm2: 12 x 12(HVQFP) ? ? 40VQFN: 36 mm2: 6 x 6(VQFN) ? ?
324FCBGA ? ? 144FCBGA ? ? 144FCBGA ? ? 64HVQFP ? ? 40VQFN ? ?

技術文檔

數據手冊(1)
元器件購買 TLK10034 相關庫存