?? ACT109器件包含兩個獨立的J-K \正邊沿觸發觸發器。無論其他輸入的電平如何，預置（PRE）\或清除（CLR）\輸入的低電平都會設置或復位輸出。當PRE \和CLR \無效（高電平）時，符合建立時間要求的J和K輸入數據將傳輸到時鐘（CLK）脈沖正向邊沿的輸出。時鐘觸發發生在電壓電平，并且與時鐘脈沖的上升時間沒有直接關系。在保持時間間隔之后，可以更改J和K \輸入處的數據，而不會影響輸出的電平。這些多功能觸發器可以通過接地K \和將J連接到高電平來執行撥動觸發器。如果J和K \連在一起，它們也可以作為D型觸發器執行。