Xilinx的千兆以太網(wǎng)解決方案

　　一、Xilinx的千兆以太網(wǎng)解決方案

　　1）IP的支持

　 　Xilinx 提供了可參數(shù)化的10/1Gbps以太網(wǎng)媒體訪問控制器功能LogiCORE解決方案。該核設(shè)計用來同最新的Virtex-5、Virtex-4和 Virtex-II Pro平臺FPGA一起工作，并可以無縫集成到Xilinx設(shè)計流程中。吉比特級以太網(wǎng)媒體訪問控制器核（GEMAC）是針對1Gb/s（Gbps）以太 網(wǎng)媒體訪問控制器功能的可參數(shù)化的LogiCORE IP解決方案。GEMAC核的設(shè)計符合 IEEE 802.3-2002規(guī)范。GWMAC核支持兩個PHY端接口選項：GMII或RGMII。并且，Xilinx 全面的1Gb/s以太網(wǎng)解決方案包含吉比特MAC和PCS/PMA IP核產(chǎn)品。Xilinx吉比特以太網(wǎng)MAC解決方案還包括帶有內(nèi)置處理器本地總線（PLB）接口（PLB GEMAC）的配置。該配置通過Xilinx嵌入式開發(fā)套件（EDK）提供。GEMAC LogiCORE IP可以實(shí)現(xiàn)與1000 Base-X PCS/PMA或SGMII核的無縫集成，并提供3種選項用來與PHY器件接口：1000 BASE-X或10位接口（TBI）或SGMII。

　　GEMAC核非常適合開發(fā)高密度吉比特級以太網(wǎng)通信和存儲設(shè)備，其關(guān)鍵特性有：

　　單速全雙工11 Gbps MAC控制器；

　　設(shè)計符合IEEE 802.3-2002規(guī)范；

　　具有最小緩沖的直通操作，以最大限度地實(shí)現(xiàn)客戶端接口的靈活性；

　　通過可選的獨(dú)立微處理器中的接口進(jìn)行配置和監(jiān)控；

　　直接與以太網(wǎng)統(tǒng)計數(shù)據(jù)核接口，以便實(shí)現(xiàn)功能強(qiáng)大的統(tǒng)計數(shù)據(jù)收集；

　　通過MAC控制暫停幀實(shí)現(xiàn)對稱的或非對稱的可選的流程控制；

　　VLAN幀的可選技術(shù)支持符合IEEE 802.3-2002規(guī)范的要求；

　　支持任意長度的“jumbo幀”（可選）；

　　可選的地址濾波器，具有數(shù)量可選的地址表輸入。

　　2）相應(yīng)的開發(fā)板套件

　 　Xilinx 提供的千兆以太網(wǎng)開發(fā)套件為Virtex-5 ML505/ML506開發(fā)板（使用的FPGA芯片為：XC5VLX50T-1FF1136），該開發(fā)板支持10/100兆、1/10吉以太網(wǎng)，加上 Xilinx公開的基于ML505/506的設(shè)計，可為基于以太網(wǎng)開發(fā)的設(shè)計提供全方位的參考。此外，ML505/506還具備SFP、PCI E、SATA以及SMA接口等其余吉比特接口，是學(xué)習(xí)和研發(fā)高速連接設(shè)備的理想平臺。

　　二、基于FPGA的千兆以太網(wǎng)MAC控制器實(shí)現(xiàn)方案

　　整體設(shè)計方案

　 　以太網(wǎng)控制器的FPGA設(shè)計工作包括以太網(wǎng)MAC子層的FPGA設(shè)計、MAC子層與上層協(xié)議的接口設(shè)計以及MAC與物理層（PHY）的MII接口設(shè)計。 該以太網(wǎng)控制器的總體結(jié)構(gòu)設(shè)計框圖如圖10-30所示。整個系統(tǒng)分為發(fā)送模塊、接收模塊、MAC狀態(tài)模塊、MAC控制模塊、MII管理模塊和主機(jī)接口模塊 六部分。發(fā)送模塊和接收模塊主要提供MAC幀的發(fā)送和接收功能，其主要操作有MAC幀的封裝與解包以及錯誤檢測，它直接提供了到外部物理層芯片的并行數(shù)據(jù) 接口。在實(shí)現(xiàn)中物理層處理直接利用商用的千兆PHY芯片，主要開發(fā)量集中在MAC控制器的開發(fā)上。

　　圖1 以太網(wǎng)控制器的結(jié)構(gòu)設(shè)計框圖

　 　MAC 控制模塊則用于執(zhí)行全雙工模式中的流量控制功能。MAC狀態(tài)模塊可用來監(jiān)視MAC操作過程的各種狀態(tài)信息，并作修改。MII管理模塊提供了標(biāo)準(zhǔn)的IEEE 802.3介質(zhì)獨(dú)立接口，可用于連接以太網(wǎng)的鏈路層與物理層。主機(jī)接口則提供以太網(wǎng)控制器與上層協(xié)議（如TCP/IP協(xié)議）之間的接口，以用于數(shù)據(jù)的發(fā) 送、接收以及對控制器內(nèi)各種寄存器（控制、狀態(tài)和命令寄存器）的設(shè)置。

　　三、Xilinx 千兆以太網(wǎng)MAC IP Core

　　1．GMAC IP Core的應(yīng)用場景和架構(gòu)

　 　Xilinx 提供了三態(tài)以太網(wǎng)MAC控制器的IP Core，可實(shí)現(xiàn)單條吉比特以太網(wǎng)鏈路，通過交換機(jī)或路由器可與任意以太網(wǎng)端口相連。由于MAC控制器的速率很高，底層傳輸必須依賴Rocket I/O，在客戶端還需要利用FIFO來交換數(shù)據(jù)，其完整的設(shè)計方案如圖10-35所示。

　　圖6? 千兆以太網(wǎng)MACIP Core的應(yīng)用場合示意圖

　　2．GMAC IP Core的配置界面和接口信號

　　圖7? 千兆以太網(wǎng)MACIP Core的配置界面

　　千兆以太網(wǎng)MACIP Core的配置界面如圖10-36所示。GEMAC控制器所實(shí)現(xiàn)的主要功能如圖10-37所示，包括發(fā)送引擎、接收引擎、流控制、GMII接口、客戶發(fā)送接口、客戶接收接口以及客戶管理接口。

　　圖8 千兆以太網(wǎng)MACIP Core的主要功能示意圖

　　四、 本章小結(jié)

　 　高速串行傳輸技術(shù)是FPGA未來的三大應(yīng)用領(lǐng)域之一，本章主要介紹了Xilinx公司的Rocket I/O解決方案。首先給出高速傳輸?shù)谋尘埃赋龃蟹绞绞羌忍匾约案咚俾舒溌返谋厝贿x擇。其次，給出了吉比特串行傳輸?shù)耐ㄓ眉軜?gòu)，為后文做好鋪墊。接 著重點(diǎn)介紹了Xilinx公司Rocket I/O的系統(tǒng)組成、相關(guān)協(xié)議、時鐘設(shè)計方案、開發(fā)要素以及Rocket I/O的使用方法。最后說明了千兆以太網(wǎng)MAC控制器IP Core的使用方法。讀者需要注意的是Rocket I/O是Xilinx高端FPGA中的內(nèi)嵌組件，和DCM、硬核乘法器、塊RAM等的使用方法是一樣的，可通過IP Core調(diào)用。高速傳輸是一種新技術(shù)，開發(fā)難度較大，本章只是介紹了其中的主要核心部分和基本原理，還需要讀者閱讀大量的文獻(xiàn)和實(shí)際操作才能熟練開發(fā)相關(guān)系統(tǒng)。

　　文章詳情：Xilinx的千兆以太網(wǎng)解決方案