2.1 時鐘樹結構圖

STM32屬于Cortex-M3內核的單片機，時鐘結構比之前的51單片機較復雜的多，根據數據手冊，STM32F103的時鐘結構如下圖所示。

根據上圖可以看到，STM32F103系列單片機具有4個時鐘源，內部的8MHz時鐘發生器，外部的晶體振蕩器接口，最高支持16MHz，外部的32.768kHz晶體振蕩器接口和內部的40kHz時鐘發生器，其中32.768kHz和40kHz主要用于內部RTC時鐘脈沖，8MHz的晶振通過PLL時鐘倍乘器，將系統總線時鐘提高為72MHz。

STM32F103系列內部具有2條外設時鐘總線，APB1和APB2，其中APB2的時鐘最高可達72MHz，APB1的時鐘最高可達36MHz，通過配置對應的寄存器，就可以將CPU內核時鐘提高到最大速度。

通過最小系統可以看到，我們使用外部高速晶體振蕩器接口，外接8MHz晶振，RTC則是使用32.768kHz晶振，現在我們來通過數據手冊來配置對應的寄存器位來配置APB2時鐘達到72MHz，APB1時鐘達到36MHz。

2.2 時鐘配置

上圖是ST公司推出的一款軟件，這款軟件可以自動生成寄存器代碼，但是我們在這里只用到其中提供的時鐘配置功能，通過上面的時鐘結構，我們可以得到配置時鐘的大概流程。

2.2.1 時鐘配置流程

（1）開啟HSE時鐘接口，這個接口用于使能晶體振蕩器輸入端；

（2）設置PLL倍頻系數為9，因為外接8MHz時鐘，所以設置系數為9就可以輕松達到8×9=72MHz的時鐘頻率；

（3）設置時鐘源為PLLCLK，因為HSE使用的時候可以發現最終的輸出就是PLL時鐘脈沖；

（4）設置APB1時鐘總線的分頻系數為2，因為APB1時鐘總線最高頻率只有36MHz；

（5）設置APB2時鐘總線的分頻系數為1。

2.2.2 相關寄存器

（1） 時鐘控制寄存器 ：RCC_CR

Bit 25：PLL準備狀態

0：PLL解鎖

1：PLL鎖定

Bit 24：PLL使能

0：PLL關閉

1：PLL打開

Bit 19：時鐘安全系統開關

0：時鐘保護關閉

1：時鐘保護打開

Bit 18：HSE旁路（禁用HSE振蕩器時才能寫入）

0：HSE禁止旁路

1：HSE打開旁路

Bit 17：HSE準備狀態

0：HSE未準備好

1：HSE準備完畢

Bit 16：HSE時鐘使能

0：HSE時鐘關閉

1：HSE時鐘打開

Bit 15~ Bit 8：HSI校準值（這個值在啟動的時候自動初始化）

Bit 7~ Bit 3：HSI微調（對其進行編程以適應電壓和溫度的變化影響內部HSI的頻率。初始值16，步長約為40kHz）

Bit 1：HSI準備狀態

0：HIS未準備好

1：HSI準備完畢

Bit 0：HSI時鐘使能

0：HIS時鐘關閉

1：HSI時鐘開啟

（2） 時鐘配置寄存器 ：RCC_CFGR

Bit 26~Bit 24：芯片時鐘輸出

0xx：禁止輸出

100：選擇系統時鐘SYSCLK

101：選擇HSI時鐘

110：選擇HSE時鐘

111：選擇PLL分頻輸出（2分頻）

Bit 22：USB時鐘分頻系數

0：PLL時鐘1.5分頻作為USB時鐘

1：PLL時鐘不分頻作為USB時鐘

Bit 21~Bit 18：PLL倍頻系數

0000：2倍頻

0001：3倍頻

0010：4倍頻

0011：5倍頻

0100：6倍頻

0101：7倍頻

0110：8倍頻

0111：9倍頻

1000：10倍頻

1001：11倍頻

1010：12倍頻

1011：13倍頻

1100：14倍頻

1101：15倍頻

1110：16倍頻

1111：16倍頻

Bit 17：HSE輸入分頻器

0：HSE輸入不分頻

1：HSE輸入2分頻

Bit 16：PLL時鐘選擇（PLL處于禁止模式才能寫入）

0：HSI時鐘2分頻作為PLL時鐘輸入

1：HSE作為PLL時鐘輸入

Bit 15~Bit 14：ADC分頻系數

00：PCLK2分頻系數為2

01：PCLK2分頻系數為4

10：PCLK2分頻系數為6

11：PCLK2分頻系數為8

Bit 13~Bit 11：APB2分頻系數（最高可達72MHz）

0xx：HCLK不分頻

100：HCLK分頻系數為2

101：HCLK分頻系數為4

110：HCLK分頻系數為8

111：HCLK分頻系數為16

Bit 10~Bit 8：APB1分頻系數（最高只能達到36MHz）

0xx：HCLK不分頻

100：HCLK分頻系數為2

101：HCLK分頻系數為4

110：HCLK分頻系數為8

111：HCLK分頻系數為16

Bit 7~Bit 4：AHB總線預分頻系數

0xxx：SYSCLK不分頻

1000：SYSCLK分頻系數為2

1001：SYSCLK分頻系數為4

1010：SYSCLK分頻系數為8

1011：SYSCLK分頻系數為16

1100：SYSCLK分頻系數為64

1101：SYSCLK分頻系數為128

1110：SYSCLK分頻系數為256

1111：SYSCLK分頻系數為512

Bit 3~Bit 2：系統時鐘選擇狀態

00：HSI作為系統時鐘

01：HSE作為系統時鐘

10：PLL作為系統時鐘

11：保留

Bit 1~Bit 0：系統時鐘選擇

00：選擇HSI作為系統時鐘

01：選擇HSE作為系統時鐘

10：選擇PLL作為系統時鐘

11：保留

2.3 設置例程

配置STM32的時鐘需要創建幾個文件，這幾個文件如下表所示。

（1）創建上述三個文件，其中c文件添加進工程中，h文件包含進程序中，如下圖所示。

（2）stm32f103x.h文件輸入以下內容：

這個文件用于定義程序用到的所有寄存器的地址和結構體，是整個STM32程序的最基礎的文件。

（3）sys.h輸入以下內容

sys.h文件用于定義STM32的時鐘配置和中斷配置，以及后面的端口位操作模式。

（3）sys.c文件輸入以下內容

void STM32_Clock_Init( u8 PLL )
{
   RCC->CR |= 0x00010000 ;              //外部高速時鐘使能HSEON
  while( !( RCC->CR>>17 ) ) ;              //等待外部時鐘就緒
  RCC->CFGR = 0x00000400 ;            //APB1=DIV2;APB2=DIV1;AHB=DIV1;
  PLL -= 2 ;                    //抵消2個單位(因為是從2開始的,設置0就是2)
  RCC->CFGR |= ( u32 )PLL<<18 ;            //設置PLL值 2~16
  RCC->CFGR |= 1<<16 ;              //PLLSRC ON
  FLASH->ACR |= 0x32 ;                //FLASH 2個延時周期
  RCC->CR |= 1<<24 ;                //PLLON
  while( ( RCC->CR&0x02000000 )!=0x02000000 ) ;    //等待PLL鎖定
  RCC->CFGR |= 0x00000002 ;            //PLL作為系統時鐘
  while( ( RCC->CFGR&0x0000000C )!=0x00000008 ) ;  //等待PLL作為系統時鐘設置成功
}

這個文件的函數就是真正配置時鐘的過程，可以對照之前描述的配置時鐘的過程來看這段代碼。