2．2 調試器的硬件設計

目前，市場上流行的基于USB接口的調試器，硬件一般以一個USB2．0控制芯片為核心，完成數據通信和調試協議數據解析，同時配置一個可編程器件實現JTAG邊界掃描鏈讀寫時序。本文出于成本和系統復雜度的考慮，并結合FPGA的優勢，創新地使用單獨的FPGA芯片實現調試器的全部功能，簡化電路板和系統設計，降低系統成本。硬件結構如圖4所示。

調試器的主要硬件包括：Xilinx公司高性價比的Spartan-6 FPGA，Flash配置芯片XCF04S，緩沖器芯片74LCX245作為JTAG接口的電氣隔離及電源轉換芯片。USB控制器、8051處理器、片內SRAM和JTAG控制器等功能模塊均以IP核的彤式在FPGA上實現。USB控制器采用Mentor公司的MUSB全速(12 Mhps)控制器IP核，8051處理器采用Mcntor公司的M8051EW IP核。系統上電后，配置芯片自動完成對FPGA的配置，保證系統的非易失性。

JTAG控制器模塊是本系統硬件部分的核心模塊。本文中JTAG控制器是基于M8051的OCI模塊實現的，主要任務接收調試固件發送過來的調試協議數據，轉化為OCI模塊可識別的底層調試命令集，具體說就是一系列對于OCI模塊的IR和DR的讀寫操作；再使用JTAG邊界掃描鏈讀寫時序將這些底層命令發送給目標機。所以JTAG控制器模塊分為兩個部分：調試命令解析模塊和JTAG邊界掃描時序生成模塊。JTAG控制器的結構如圖5所示。

以系統運行控制操作中的Halt8051操作為例，由OCI的結構可知，該操作由向OCI模塊的IR中寫入0x69來實現。在上位機中該操作的調試協議數據為0x0069。

調試器固件在接收到來自上位機的調試協議數據后，將0x00和0x69分別寫入調試命令解析模塊的命令寄存器和數據寄存器。調試命令解析模塊將該調試協議數據解析為向OCI的IR中寫入0x69，即JTAG_CMD=IR，JTAG_Din=0x69；再由JTAG邊界掃描時序生成模塊產牛向IR寫入0x69的JTAG時序。

與傳統的軟件方法相比，由FPGA硬件實現調試命令解析和JTAG邊界掃描時序牛成，不但減輕了調試器上的8051處理器的負擔，而且有效提高了JTAG調試速度。

2．3 調試系統的軟件設計

本文中的軟件設計分為兩部分：PC端調試軟件和調試器固件。兩部分通過USB接口進行交互。具體的軟件構架如圖6所示。

2．3．1 PC端軟件設計

PC端調試軟件由Keil C51編譯器、AGDI調試接口函數和USB驅動程序三部分組成。通用的AGDI調試接口函數是獨立于處理器體系結構的函數集，它將上層調試操作分別轉化為獨立于處理器的調試命令。一般來說，AGDI捌試接口函數實現的調試操作有以下兒類：系統運行控制、寄存器讀寫、存儲器讀寫操作以及斷點操作。

AGDI調試接口函數設計是PC端軟件設計的重點。主要工作是在通用AGDI接口函數的基礎上，實現針對M8051處理器的調試接口，將來自編譯器的調試操作轉換為針對M8051的調試協議數據。本文中調試協議數據采用調試命令加上調試數據的形式。以系統運行控制操作中的Halt80 51操作為例：AGDI調試接口函數將Halt8051操作轉化為基于M8051處理器的調試協議數據0x0069，即調試命令0x00和調試數據0x69。最后由USB驅動層將調試協議數據0x0069打包發送給調試器。

2．3．2 調試器固件設計

調試器固件的功能分成兩個方面：一方面是下行數據發送，在完成USB設備的枚舉過程后，接收USB接口的調試協議數據，解析得到的調試命令和調試數據，再將調試命令和調試數據分別寫入JTAG控制器模塊的命令寄存器和數據寄存器；另一方面監控目標機的返回信息，并將返回信息通過USB接口發送給調試主機。

本文中的軟件部分主要負責調試協議數據的生成和傳送，具體的調試命令解析和JTAG邊界掃描時序的產生，全部由硬件實現，保證了調試效率的最大化。